PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001052476 A

(43) Date of publication of application: 23.02.01

(51) Int. CI

G11C 11/403

G11C 11/409

G11C 11/407

G11C 11/406

H03K 17/687

H03K 19/096

(21) Application number: 11222605

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 05.08.99

(72) Inventor:

HIDAKA HIDETO


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED. To reduce current consumption at the time of a selfrefresh mode without disturbing high speed access operation.

SOLUTION: Power source circuits are controlled by a power source control circuit 25 so that power source voltage supply states of a power source circuit 22c generating power source voltage for a refresh system circuit 14a and a power source circuit 22b for a column system peripheral control circuit 14b at the time of a self-refresh mode are made different each other. At the time of a self-refresh mode, power source voltage is supplied to only a test refresh system circuit and refresh operation is performed.

COPYRIGHT: (C)2001,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-52476

(P2001 - 52476A)

(43)公開日 平成13年2月23日(2001.2.23)

(51) Int.Cl. ⁷		識別記号		•	FΙ	•			Ŧ	-7]-ド(参考)
G11C	11/403			. '	G 1	1 C	11/34		363M	5B024
	11/409	•			H0	3 K	19/096		В	5 J O 5 5
	11/407				G 1	1 C	11/34		353E	5 J O 5 6
	11/406		4						354F	
H03K	17/687								3 6 3 Z	
		_		審查請求	未請求	於	マ項の数25	OL	(全 44 頁)	最終頁に続く
					Τ					·

(21)出願番号 特願平11-222605

(22)出願日 平成11年8月5日(1999.8.5)

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 日高 秀人

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 セルフリフレッシュモード時における消費電流を高速アクセス動作を損なうことなく低減する。

【解決手段】 リフレッシュ系回路(14a)に対する電源電圧を発生する電源回路(22c)およびコラム系/周辺制御回路(14b)に対する電源回路(22b)のセルフリフレッシュモード時における電源電圧供給状態を互いに異ならせるように電源制御回路(25)により制御する。セルフリフレッシュモード時テストリフレッシュ系回路に対してのみ電源電圧を供給してリフレッシュ動作を実行させる。



【特許請求の範囲】

【請求項1】 記憶データが一定期間内にリフレッシュ される複数のメモリセル、

リフレッシュモード時、前記複数のメモリセルの記憶データのリフレッシュ動作を行なうためのリフレッシュ系 回路

前記リフレッシュ系回路と異なり、前記複数のメモリセルへのアクセスに関連する動作を少なくとも行なうための周辺回路。

前記リフレッシュ系回路へ動作電源電圧を供給するため 10 の第1の電源回路、

前記第1の電源回路と別に設けられ、前記周辺回路へ動作電源電圧を供給するための第2の電源回路、および動作モード指示信号に応答して、少なくとも前記第2の電源回路の電圧供給を調整するための電源制御回路を備え、前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき前記第1および第2の電源回路を互いに異なる電圧供給状態に設定し、かつ前記動作モード指示信号が前記リフレッシュモードと異なるノーマルモードを指定するとき前記第1および第2の電源回路を同一電圧供給状態に設定する手段を含む、半導体装置。

【請求項2】 前記第1の電源回路は、第1の電源供給 ノードと第1の電源供給線の間に設けられる第1の絶縁 ゲート型電界効果トランジスタを備え

前記第2の電源回路は、第2の電源供給ノードと第2の 電源供給線の間に設けられる第2の絶縁ゲート型電界効 果トランジスタを備え、

前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記第1の絶縁ゲート型電界効果トランジスタをオン状態に設定しかつ前記第2の絶縁ゲート型電界効果トランジスタをオフ状態に設定する手段を含む、請求項1記載の半導体装置。

【請求項3】 前記第2の電源回路は、電源供給ノードと電源供給線との間に設けられ、前記周辺回路に含まれる絶縁ゲート型電界効果トランジスタのしきい値電圧よりも絶対値の大きなしきい値電圧を有するリークカット用絶縁ゲート型電界効果トランジスタを備え、

前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記リークカット用 40 絶縁ゲート型電界効果トランジスタをオフ状態に設定する、請求項1記載の半導体装置。

【請求項4】 前記第2の電源回路は、電源供給ノードと電源供給線との間に設けられ、前記周辺回路に含まれる絶縁ゲート型電界効果トランジスタと同じしきい値電圧を有するリークカット用絶縁ゲート型電界効果トランジスタを備え、前記リークカット用絶縁ゲート型電界効果トランジスタは、オフ状態時のリーク電流量が前記周辺回路の総リーク電流量よりも小さくなるようにそのサイズが調整され、

前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記リークカット用 絶縁ゲート型電界効果トランジスタをオフ状態に設定する手段を含む、請求項1記載の半導体装置。

【請求項5】 前記第2の電源回路は、電源供給ノード と電源供給線との間に接続されるリークカット用絶縁ゲ ート型電界効果トランジスタを備え、

前記周辺回路は構成要素として絶縁ゲート型電界効果トランジスタを含み、

前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記リークカット用 絶縁ゲート型電界効果トランジスタを前記周辺回路の絶 縁ゲート型電界効果トランジスタのオフ状態よりも深い オフ状態に設定するための手段を含む、請求項1記載の 半導体装置。

【請求項6】 前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記リークカット用絶縁ゲート型電界効果トランジスタのゲートへ、前記電源供給ノード上の電圧よりも絶対値の大きな電圧を印加する手段を含む、請求項5記載の半導体装置。

【請求項7】 前記電源制御回路は、前記動作モード指示信号に応答して、前記ノーマルモード時よりも前記リフレッシュモード時前記リークカット用絶縁ゲート型電界効果トランジスタのバックゲートへ印加される電圧の絶対値を大きくするための手段を含む、請求項5記載の半導体装置。

【請求項8】 前記第1の電源回路は、外部からの第1 の電源電圧を受ける第1の電源供給ノードを備え、

前記第2の電源回路は、外部から与えられる第2の電源 電圧を受ける第2の電源ノードと、

前記第2の電源ノードと前記周辺回路に結合される電源 供給線との間に設けられるリークカット用絶縁ゲート型 電界効果トランジスタを備え、

前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記リークカット用 絶縁ゲート型電界効果トランジスタをオフ状態に設定するための手段を含む、請求項1記載の半導体装置。

【請求項9】 前記第2の電源回路は、外部からの電源 電圧と基準電圧とを比較し、該比較結果に従って内部電 源電圧を生成する内部電源回路を備え。

前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記基準電圧を前記外部電源電圧と異なる極性の電圧レベルに設定する手段を含む、請求項1記載の半導体装置。

【請求項10】 前記動作モード指示信号に応答して、前記リフレッシュ系回路が形成される半導体基板領域の電位を調整するためのウェル電位制御回路をさらに備え、前記ウェル電位制御回路は、前記動作モード指示信50 号が前記リフレッシュモードを指定するとき前記半導体

基板領域の電位の絶対値を前記ノーマルモード時よりも 大きくするための手段を含む、請求項1または8に記載 の半導体装置。

【請求項11】 前記複数のメモリセルヘアクセスして 受けたデータの処理または処理後のデータの格納を行な うためのロジック回路をさらに備え、

前記ウェル電位制御回路は、前記ロジック回路が形成される半導体基板領域の電位を、前記リフレッシュモード時、前記ノーマルモード時のそれよりも絶対値を大きくするための手段をさらに備える、請求項10記載の半導 10体装置。

【請求項12】 前記複数のメモリセルとデータの授受を行なうためのロジック回路と、

前記ロジック回路へ動作電源電圧を供給するための第3 の電源回路をさらに備え、

前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記ロジック回路への動作電源電圧の供給を停止するように前記第3の電源回路を制御する手段をさらに備える、請求項1記載の半導体装置。

【請求項13】 前記電源制御回路は、前記動作モード指示信号が前記リフレッシュモードを示すとき、前記周辺回路への動作電源電圧の供給を停止するように前記第2の電源回路のインビーダンスを大きくするための手段を備える、請求項10記載の半導体装置。

【請求項14】 記憶情報が一定期間内にリフレッシュされる複数のメモリセル、

電源ノードから電源電圧を受け、前記複数のメモリセルへのアクセス動作に関連する情報を格納するためのレジスタ回路、

前記レジスタ回路に対応して設けられ、前記レジスタ回路の記憶情報を保持するためのレジスタキャパシタ、および動作モード指示信号がリフレッシュモードを指定するとき、前記レジスタキャパシタの記憶情報を所定周期でリフレッシュするための制御回路を備える、半導体装置。

【請求項15】 前記制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記所定周期で前記電源ノードから前記レジスタへ電源電圧を供給しかつ前記レジスタ回路を前記レジスタキャパシタと結合するための手段を含む、請求項14記載の半導体装置。

【請求項16】 前記所定周期は、前記複数のメモリセルの記憶情報のリフレッシュを行なう一定の周期と等しい、請求項15記載の半導体装置。

【請求項17】 前記制御回路は、前記リフレッシュモード時前記複数のメモリセルの選択されたメモリセルの記憶情報のリフレッシュが行なわれている間、前記電源ノードから前記レジスタ回路へ電源電圧を供給する、請求項16記載の半導体装置。

【請求項18】 前記複数のメモリセルの各々は、情報 を記憶するためのメモリキャバシタを含み、

前記レジスタキャパシタは、前記メモリキャパシタのキャパシタ絶縁膜およびセルプレート電極と材料および膜厚の少なくとも一方が等しい、請求項14記載の半導体装置。

【請求項19】 所定の記憶容量を有する複数のメモリセルを含むメモリセルアレイを備え、前記複数のメモリセルの各々は、記憶データが所定期間内にリフレッシュされ、さらに動作モード指示信号がリフレッシュモードを指定するときに前記メモリアレイのリフレッシュを行なう領域を指定するリフレッシュ領域指定アドレスを格納する手段と、

前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記リフレッシュ領域指定アドレスが指定する領域内のメモリセルのリフレッシュを行なうようにリフレッシュアドレスを発生するためのリフレッシュアドレス発生回路。

前記リフレッシュモード時、所定の周期で前記複数のメ 20 モリセルのリフレッシュを要求するリフレッシュ要求を 出力するリフレッシュタイマ、および前記リフレッシュ 要求に従って、前記リフレッシュアドレス発生回路から のリフレッシュアドレスに従って前記複数のメモリセル の選択されたメモリセルのリフレッシュを行なうための リフレッシュ系回路を備える、半導体装置。

【請求項20】 前記複数のメモリセルは行列状に配列 され、

前記メモリセルの行のうち、データ保持特性の劣るメモリセルが接続される特定の行に関連する特定アドレスを 30 格納するアドレス格納手段をさらに備え、

前記リフレッシュ系回路は、前記特定アドレス格納手段 の格納する特定アドレスに従って、前記特定の行のメモ リセルのリフレッシュを他の行のメモリセルのリフレッ シュの回数よりも多くするリフレッシュ調整手段を備え る、請求項19記載の半導体装置。

【請求項21】 前記リフレッシュ調整手段は、前記リフレッシュタイマからのリフレッシュ要求が発生される前記所定周期よりも短い周期で前記特定の行に対するアドレスを選択状態に設定する手段を含む、請求項20記載の半導体装置。

【請求項22】 前記リフレッシュ調整手段は、

前記リフレッシュアドレス発生回路からのリフレッシュアドレスと前記特定アドレス格納手段からの特定アドレスとのではって、前記特定の行と所定の関係のアドレスが前記リフレッシュアドレスが指定する行むよび前記特定の行をともにアドレス指定するためのアドレス変換手段を含む、請求項20記載の半導体装置。

【請求項23】 前記リフレッシュ領域アドレスに従っ 50 て、前記リフレッシュタイマの前記所定の周期を調整す

るための手段をさらに備える、請求項19記載の半導体 装置。

【請求項24】 前記動作モード指示信号に応答して、前記リフレッシュ系回路の動作タイミングを前記リフレッシュモード時と前記ノーマルモード時とで異ならせるための制御回路をさらに備える、請求項10記載の半導体装置。

【請求項25】 前記複数のメモリセルは行列状に配列され、

前記リフレッシュ系回路は、前記複数のメモリセルの列 10 に対応して設けられ、活性化時対応の列のメモリセルデータの検知および増幅を行なうためのセンスアンブ回路をさらに備え、

前記制御回路は、前記動作モード指示信号が前記リフレッシュモードを指定するとき、前記センスアンプ回路の活性化タイミングを前記ノーマルモード時の活性化タイミングよりも遅らせるための手段を含む、請求項24記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体装置に関し、特に、保持データのリフレッシュが必要なダイナミック型半導体装置においてスリーブモードまたはパワーダウンモードなどのデータ保持を行なうリフレッシュモード時における消費電流を誤動作を生じさせることなく低減するための構成に関する。より特定的には、ロジックとダイナミック・ランダム・アクセス・メモリとが同一半導体チップ上に集積化されたロジック混載メモリのリフレッシュモード時の消費電流を低減するための構成に関する。

[0002]

【従来の技術】従来のCMOS半導体装置においては、 高密度高集積化のために、トランジスタサイズ、特にM OSトランジスタ(絶縁ゲート型電界効果トランジスタ)のゲート長が短くされる。とのような微細化されたトランジスタの信頼性の確保および消費電力の低減のために、電源電圧が低下される。一方、高速動作のためには、MOSトランジスタのしきい値電圧Vthの絶対値を、動作電源電圧の低下に応じて小さくする必要がある。

【0003】しかしながら、MOSトランジスタは、オフ時においてもソースードレイン間にサブスレッショルド・リーク電流(以下、オフリーク電流と称す)と呼ばれる電流が流れる。しきい値電圧の絶対値を小さくした場合、このオフリーク電流が増加する。しきい値電圧の絶対値は、負の温度依存性を有しており、温度上昇とともに、その絶対値が小さくなるため、動作温度が高くなると、このオフリーク電流が増大し、大規模集積回路全体の直流電流を増加させる。特に、ダイナミック型半導体記憶装置において、スタンバイ状態時における電流

(スタンバイ電流)を増大させるという問題が生じる。 【0004】高速動作性を損なうことなくスタンバイ時の消費電流を低減するために、従来からたとえば特開平6-237164号公報および伊藤著、「超LSIメモリ」、1994、培風館発行などに示されるように、階層電源構成またはMT-CMOS (マルチスレッショルド-CMOS) 構成が提案されている。

【0005】図60は、従来のMT-CMOS構成の一例を示す図である。図60においては、内部回路として、5段の縦列接続されるCMOSインパータIV1-IV5を示す。初段のインパータIV1へ与えられる入力信号INは、スタンパイサイクル時においては、Lレベルである。CMOSインパータIV1~IV5は、それぞれ同一構成を有し、PチャネルMOSトランジスタPTとNチャネルMOSトランジスタNTを含む。これらのMOSトランジスタPTおよびNTは、しきい値電圧の絶対値が小さな低しきい値電圧(L-Vth)MOSトランジスタである。

【0006】これらのインパータIV1~IV5に対し、電源電圧Vccを受ける主電源線1と、この主電源線1にリークカット用のPチャネルMOSトランジスタPQを介して結合されるサブ電源線3と、接地電圧Vssを伝達する主接地線2と、主接地線2に、リークカット用NチャネルMOSトランジスタNQを介して接続されるサブ接地線4が設けられる。リークカット用MOSトランジスタPQおよびNQは、そのしきい値電圧の絶対値が、MOSトランジスタPTおよびNTのしきい値電圧の絶対値よりも大きく設定されるM-VthMOSトランジスタで構成される。

30 【0007】MOSトランジスタPQは、そのゲートに制御信号/ ゆを受け、MOSトランジスタNQはゲートに、制御信号ゆを受ける。制御信号のは、内部回路が動作するアクティブサイクル時においてはHレベルとなり、内部回路が待機状態となるスタンバイサイクル時においてはLレベルとなる。一方、制御信号/ ゆは、アクティブサイクル時にLレベルとなり、スタンバイサイクル時にHレベルとなる。

【0008】内部回路において奇数段のインバータIV1、IV3、およびIV5…は、PチャネルMOSトランジスタPTのソースが主電源線1に接続され、NチャネルMOSトランジスタNTのソースがサブ接地線4に接続される。偶数段のインバータIV2、IV4、…は、PチャネルMOSトランジスタPTのソースがサブ電源線3に接続され、NチャネルMOSトランジスタNTのソースが主接地線2に接続される。次に、この図60に示すMT-CMOS構成の動作について図61に示す信号波形図を参照して簡単に説明する。

【0009】スタンパイサイクル時においては、制御信号 ϕ はL レベルであり、また制御信号 $/\phi$ はH レベルで 50 ある。また、入力信号 I N は、L レベルである。この状

態においては、リークカット用MOSトランジスタPQ およびNQがオフ状態となる。一方、奇数段のインバー タIV1、IV3およびIV5は、その入力信号INが Lレベルであるため、内部においてPチャネルMOSト ランジスタPTがオン状態、NチャネルMOSトランジ スタNTがオフ状態となる。PチャネルMOSトランジ スタPTは、主電源線1にそのソースが接続されてお り、一方NチャネルMOSトランジスタNTは、サブ接 地線4にそのソースが接続されている。PチャネルMO SトランジスタPTは、対応の出力ノード(ドレイン) へ主電源線1上の電源電圧Vccレベルの電圧を伝達す ると、ソースおよびドレイン間電圧が等しくなり、非導 通状態となる。一方、NチャネルMOSトランジスタN Tは、ゲートにLレベルの信号を受けており、オフリー ク電流を生じさせる。とのサブ接地線4は、比較的高い しきい値電圧M-Vthを有するリークカット用MOS トランジスタNQを介して主接地線2に接続されてい る。したがって、インバータIV1、IV3およびIV 5…からのオフリーク電流がサブ接地線4に電流が流れ ても、このリークカット用MOSトランジスタNQはC 20 れらのオフリーク電流をすべて放電することができず、 サブ接地線4上の電圧レベルSVssが接地電圧Vss よりも高くなる。とのサブ接地線4上の電圧SVss は、リークカット用MOSトランジスタNQの放電する リーク電流量と、内部回路に含まれるインバータ段から のオフリーク電流の総和との関係により最終的に決定さ れる。サブ接地線4上の電圧SVssが接地電圧Vss よりも高くなると、奇数段のインバータIV1、IV 3、IV5、…においてNチャネルMOSトランジスタ NTのゲートーソース間が逆パイアス状態に設定され、 オフリーク電流がさらに低減される。

【0010】一方、偶数段のインパータIV2、IV 4、…においては、入力信号がHレベルである。これら の偶数段のインパータIV2、IV4、…においては、 PチャネルMOSトランジスタPTのソースがサブ電源 線3に接続され、NチャネルMOSトランジスタNTの ソースが主接地線2に接続される。したがって、偶数段 のインパータIV2、IV4、…においては、Nチャネ ルMOSトランジスタはソースおよびドレインが接地電 圧Vssレベルとなって非導通状態となり、オフリーク 40 電流は生じない。一方、PチャネルMOSトランジスタ PTが、オフリーク電流を生じさせる。主電源線1とサ ブ電源線3の間には、比較的しきい値電圧の絶対値(M -Vth) 大きいリークカット用MOSトランジスタP Qが設けられている。したがって、この主電源線1から サブ電源線3へのリーク電流量がリークカット用MOS トランジスタPQにより決定され、サブ電源線3上の電 圧SVccは、電源電圧Vccレベルよりも低下する。 とのサブ電源線3上の電圧SVccの電圧レベルは、最 終的にリークカット用MOSトランジスタPQの供給す 50 合、誤動作が生じる可能性があり、この電圧SVccお

るリーク電流と偶数段のインバータIV2、IV4、… におけるオフリーク電流の総和との関係により決定され る。電圧SVccが電源電圧Vccよりも低くなると、 偶数段のインバータIV2、IV4…において、Pチャ ネルMOSトランジスタPTのゲート-ソース間が逆バ イアス状態に設定され、オフリーク電流がさらに低減さ

【0011】アクティブサイクル時においては、制御信 号ゆがHレベルとなり、一方、制御信号/ゆがLレベル となり、リークカット用MOSトランジスタPQおよび NQがオン状態となり、主電源線1がサブ電源線3に接 続され、主接地線2がサブ接地線4に接続される。これ により、サブ電源線3上の電圧SVccが電源電圧Vc cレベルとなり、またサブ接地線4上の電圧SVssが 接地電圧Vssレベルとなる。 このアクティブサイクル 時において、入力信号 I Nが動作状態に応じて適当に変 化する。内部回路を構成するインバータ IV 1~ IV 5、…のMOSトランジスタは低しきい値電圧MOSト ランジスタであり、高速で動作する。このとき、リーク カット用MOSトランジスタPQおよびNQは、その電 流供給能力は、との内部回路の動作を十分に保証すると とができるように大きい値に設定される。

【0012】電源線を主電源線およびサブ電源線および 接地線を主接地線、サブ接地線との階層構造とすること により、スタンパイサイクル時において、電源線/接地 線のインピーダンスを高くしてリーク電流を低減し、-方、アクティブサイクル時においては、この電源線/接 地線のインピーダンスを小さくして、内部回路の低しき い値電圧MOSトランジスタにより高速動作を実現す る。これにより、スタンバイサイクル時の消費電流を低 減しかつ高速動作する半導体回路装置を実現することを 図る。

[0013]

【発明が解決しようとする課題】従来のMT-CMOS 構成の場合、アクティブサイクルが始まるときに、制御 信号のおよび/のがそれぞれHレベルおよびLレベルへ 駆動され、応じて図60に示すリークカット用MOSト ランジスタPQおよびNQがオン状態となる。したがっ て、アクティブサイクルが始まってから、サブ電源線3 およびサブ接地線4上の電圧SVccおよびSVss が、それぞれ電源電圧Vccおよび接地電圧Vssに到 達して安定化するまでにある時間が必要となる。サブ電 源線3およびサブ接地線4上の電圧SVccおよびSV s s が不安定な状態においては、内部回路は動作すると とができない。したがって、図62に示すように、アク ティブサイクルが始まってから実際に内部回路が動作す るまでにある時間が必要とされ、髙速動作を実現するこ とができなくなるという問題があった。電圧SVccお よびSVssが不安定な状態で内部回路を動作させた場

よびSVssが安定化に要する時間にあるマージンをもって内部回路動作開始タイミングを決定する必要がある。

【0014】また、図60に示すように、従来のMT-CMOS構成においては、スタンバイサイクル時における入力信号INの論理レベルが予め決定されている必要がある。スタンバイサイクル時の入力信号INの論理レベルに合せて、内部回路の電源線および接地線の接続先を決定する必要がある。しかしながら、ランダムロジックおよび動作条件を示すデータを格納するレジスタ回路 10などにおいては、スタンバイサイクル時の入力信号の論理レベルを予め決定することができず、したがって、図60に示すようなMT-CMOS構成を利用することができない。

【0015】また、半導体装置が、ダイナミック型半導体記憶装置(DRAMと以下称す)の場合、比較的長い期間にわたってアクセスがされない場合、スリープモードが設定されると、このDRAMはセルフリフレッシュモード時においては、DRAMは、内部で、所定の周期でメモリ 20セルデータのリフレッシュを実行する。

【0016】実際にセルフリフレッシュが行なわれるときには、このDRAMは、アクティブサイクルに入り、リフレッシュが完了すると、スタンパイサイクルに入る。すなわち、DRAMは、セルフリフレッシュモードにおいて、所定の周期でアクティブサイクルに入る。したがって、このセルフリフレッシュモード時においては、単にデータ保持を行なうために、内部でメモリセルのデータのリフレッシュが行なわれており、電流が消費されるという問題が生じる。消費電流を低減するためには、このリフレッシュ間隔を長くする必要があるものの、リフレッシュ間隔を不必要に長くすると、メモリセルデータがリフレッシュ動作前に破壊され、データ保持を行なうことができなくなる。

【0017】それゆえ、この発明の目的は、高速動作性 を損なうことなく待機状態時の消費電流を低減すること のできる半導体装置を提供することである。

【0018】 この発明の他の目的は、セルフリフレッシュモード時の消費電流を低減することのできる半導体装置を提供することである。

【0019】この発明のさらに他の目的は通常動作およびデータ保持性能に悪影響を及ぼすことなく待機モード時の消費電流を低減することのできる半導体装置を提供することである。

[0020]

【課題を解決するための手段】請求項1に係る半導体装置は、記憶データを一定期間内にリフレッシュする必要のある複数のメモリセルと、リフレッシュモード時複数のメモリセルの記憶データのリフレッシュ動作を行なうためのリフレッシュ系回路と、このリフレッシュ系回路 50

と異なり、複数のメモリセルへのアクセスに関連する動作を少なくとも行なうための周辺回路と、リフレッシュ系回路へ動作電源電圧を供給するための第1の電源回路と、この第1の電源回路と別に設けられ、周辺回路へ動作電源電圧を供給するための第2の電源回路と、動作モード指示信号に応答して、少なくとも第2の電源回路のインビーダンスを調整するための電源制御回路を備える。この電源制御回路は、動作モード指示信号がリフレッシュチャドを非常するとき第1セトバ第2の電源同時の

10

る。この電源制御回路は、動作モード指示信号がリフレッシュモードを指定するとき第1 および第2 の電源回路を互いに異なる電圧供給状態に設定し、かつ動作モード指示信号がリフレッシュモードと異なるノーマルモードを指定するとき第1 および第2 の電源回路を同一電圧供給状態に設定するための手段を含む。

【0021】請求項2に係る半導体装置は、請求項1の 装置において、第1の電源回路が第1の電源供給ノード と第1の電源供給線の間に接続される第1の絶縁ゲート 型電界効果トランジスタを備え、第2の電源回路が第2 の電源供給ノードと第2の電源供給線の間に設けられる 第2の絶縁ゲート型電界効果トランジスタを備える。電 源制御回路は、動作モード指示信号がリフレッシュモー ドを指定するとき第1の絶縁ゲート型電界効果トランジスタをオン状態に設定しかつ第2の絶縁ゲート型電界効果トランジスタをオン状態に設定しかつ第2の絶縁ゲート型電界効果トランジスタをオフ状態に設定する手段を含む。

【0022】請求項3に係る半導体装置は、請求項1の 装置において、第2の電源回路が、電源供給ノードと電 源供給線との間に接続されかつ周辺回路の構成要素であ る絶縁ゲート型電界効果トランジスタのしきい値電圧よ りも絶対値の大きなリークカット用絶縁ゲート型電界効 果トランジスタを備える。電源制御回路は、動作モード 指示信号がリフレッシュモードを指定するときリークカ ット用絶縁ゲート型電界効果トランジスタをオフ状態に 設定する手段を含む。

【0023】請求項4に係る半導体装置は、請求項1の装置において、第2の電源回路が、電源供給ノードと電源供給線との間に接続され、周辺回路の構成要素である絶縁ゲート型電界効果トランジスタと同じしきい値電圧を有するリークカット用絶縁ゲート型電界効果トランジスタを備える。このリークカット用絶縁ゲート型電界効果トランジスタはオフ状態時のリーク電流が周辺回路の総リーク電流量よりも小さくなるようにそのサイズが調整される。また、電源制御回路は、動作モード指示信号がリフレッシュモードを指定するとき、リークカット用絶縁ゲート型電界効果トランジスタをオフ状態に設定する手段を含む。

【0024】請求項5に係る半導体装置は、請求項1の 装置において、第2の電源回路が、電源供給ノードと電 源供給線との間に接続されるリークカット用絶縁ゲート 型電界効果トランジスタを備える。周辺回路は、構成要 素として絶縁ゲート型電界効果トランジスタを含む。電 源制御回路が、動作モード指示信号がリフレッシュモー ドを指定するとき、リークカット用絶縁ゲート型電界効果トランジスタを周辺回路の絶縁ゲート型電界効果トランジスタのオフ状態よりも深いオフ状態に設定する手段を含む。

11

【0025】請求項6に係る半導体装置は、請求項5の 装置において、電源制御回路が、動作モード指示信号が リフレッシュモードを指定するとき、リークカット用絶 縁ゲート型電界効果トランジスタのゲートへ電源供給ノ ード上の電圧よりも絶対値の大きな電圧を印加するため の手段を含む。

【0026】請求項7に係る半導体装置は、請求項5の 装置において、電源制御回路が、ノーマルモード時より もリフレッシュモード時リークカット用絶縁ゲート型電 界効果トランジスタのバックゲートへ印加される電圧の 絶対値を大きくするための手段を含む。

【0027】請求項8に係る半導体装置は、請求項1の装置において、第1の電源回路が、外部からの第1の電源電圧を受ける第1の電源供給ノードを備え、第2の電源回路が、外部からの第2の電源電圧を受ける第2の電源ノードと、第2の電源ノードと周辺回路に結合される電源供給線との間に設けられるリークカット用絶縁ゲート型電界効果トランジスタを備える。電源制御回路は、動作モード指示信号がリフレッシュモードを指定するとき、リークカット用絶縁ゲート型電界効果トランジスタをオフ状態に設定するための手段を含む。

【0028】請求項9に係る半導体装置は、請求項1の 装置において、第2の電源回路が外部からの電源電圧と 基準電圧とを比較し、該比較結果に従って内部電源電圧 を生成して周辺回路へ印加する内部電源回路を備える。 電源制御回路は、動作モード指示信号がリフレッシュモ 30 ードを指定するとき、との基準電圧を外部電源電圧と異 なる極性の電圧レベルに設定する手段を含む。

【0029】請求項10に係る半導体装置は、請求項1または8の装置がさらに、動作モード指示信号に応答して、リフレッシュ系回路が形成される半導体基板領域の電位を調整するためのウェル電位制御回路を備える。このウェル電位制御回路が、動作モード指示信号がリフレッシュモードを指定するとき、この半導体基板領域の電位の絶対値をノーマルモード時よりも大きくするための手段を含む。

【0030】請求項11に係る半導体装置は、請求項10の装置がさらに、複数のメモリセルへアクセスして受けたデータの処理または処理後のデータの格納を行なうためのロジック回路を備える。ウェル電位制御回路は、このロジック回路が形成される半導体基板領域の電位をリフレッシュモード時、ノーマルモード時のそれよりも絶対値を大きくするための手段をさらに備える。

【0031】請求項12に係る半導体装置は、請求項1 定する領域内のメモリセルのリフレッシュを行なうようの装置がさらに、複数のメモリセルとデータの授受を行 にリフレッシュアドレスを発生するためのリフレッシュなうためのロジック回路と、このロジック回路へ動作電 50 アドレス発生回路と、リフレッシュモード時、所定の周

源電圧を供給するための第3の電源回路を備える。電源制御回路は、動作モード指示信号がリフレッシュモードを指定するとき、ロジック回路への動作電源電圧の供給を停止するように第3の電源回路を制御する手段を備える。

【0032】請求項13に係る半導体装置は、請求項10の装置において、電源制御回路が、動作モード指示信号がリフレッシュモードを示すとき、周辺回路への動作電源電圧の供給を停止するように第2の電源回路のインピーダンスを大きくするための手段を備える。

【0033】請求項14に係る半導体装置は、一定期間内に記憶データがリフレッシュされる複数のメモリセルと、電源供給ノードの電源電圧を受け、複数のメモリセルへのアクセス動作に関連する情報を格納するためのレジスタ回路と、このレジスタ回路に対応して設けられ、レジスタ回路の記憶情報を保持するためのレジスタキャパシタと、動作モード指示信号がリフレッシュモードを指定するとき、レジスタキャバシタの記憶情報を所定の周期でリフレッシュするための制御回路を備える。

1 【0034】請求項15に係る半導体装置は、請求項14の装置において、制御回路が、動作モード指示信号がリフレッシュモードを指定するとき、所定周期で電源供給ノードからレジスタ回路へ電源電圧を供給しかつレジスタ回路をレジスタキャパシタと結合するための手段を含む。

【0035】請求項16に係る半導体装置は、請求項15の所定周期が、複数のメモリセルの記憶データのリフレッシュを行なう一定の周期と同じである。

【0036】請求項17に係る半導体装置は、請求項16の装置において、制御回路が、複数のメモリセルの選択されたメモリセルの記憶データのリフレッシュが行なわれている間、電源ノードからレジスタ回路へ電源電圧を供給する手段を含む。

【0037】請求項18に係る半導体装置は、請求項14の装置において、複数のメモリセルの各々が、情報を記憶するためのメモリキャパシタを含む。レジスタキャパシタは、このメモリキャパシタと、絶縁膜およびセルプレート電極が、材料および膜厚の少なくとも一方において同じである。

40 【0038】請求項19に係る半導体装置は、一定期間内に記憶データがリフレッシュされかつ所定の記憶容量を有する複数のメモリセルのメモリセルアレイと、動作モード指示信号に応答してリフレッシュを行なうリフレッシュ領域を指定するアドレスを受けて格納するための手段と、動作モード指示信号がリフレッシュモードを指定するとき、リフレッシュ領域指定アドレスが指定する領域内のメモリセルのリフレッシュを行なうようにリフレッシュアドレスを発生するためのリフレッシュアドレスを発生するためのリフレッシュアドレス発生回路と、リフレッシュモード時、所定の関

期でメモリセルデータのリフレッシュを要求するリフレッシュ要求を出力するリフレッシュタイマと、リフレッシュタイマからのリフレッシュ要求に従って、リフレッシュアドレスのメモリセルの記憶データのリフレッシュを行なうためのリフレッシュ系回路とを備える。

【0039】請求項20に係る半導体装置は、請求項19の装置において複数のメモリセルは行列状に配列され、かつメモリセル行のうちデータ保持特性が劣るメモリセルが接続される特定の行に関連する特定アドレスを格納するアドレス格納手段をさらに備える。リフレッシュへの路は、特定アドレス格納手段の格納する特定アドレスに従って、特定の行のメモリセルのリフレッシュを他の行のメモリセルのリフレッシュの回数よりも多くするリフレッシュ調整手段を備える。

【0040】請求項21に係る半導体装置は、請求項20の装置において、リフレッシュ調整手段が、リフレッシュタイマからのリフレッシュ要求が発生される所定の周期よりも短い周期で特定の行に対するアドレスを選択状態に設定する手段を含む。

【0041】請求項22に係る半導体装置は、請求項20の装置において、リフレッシュ調整手段が、リフレッシュアドレス発生回路からのリフレッシュアドレスと特定アドレス格納手段からの特定アドレスとに従って特定アドレスがリフレッシュアドレスにより指定されるとき、このリフレッシュアドレスの行および特定行をともにアドレス指定するアドレス変換手段を含む。

【0042】請求項23に係る半導体装置は、請求項19の装置がさらに、リフレッシュ領域アドレスに従ってリフレッシュタイマの所定の周期を調整するための手段を備える。

【0043】請求項24に係る半導体装置は、請求項10の装置が、さらに、動作モード指示信号に応答してリフレッシュ系回路の動作タイミングをリフレッシュモード時とノーマルモード時とで異ならせるための制御回路をさらに備える。

【0044】請求項25に係る半導体装置は、請求項24の装置において複数のメモリセルが行列状に配列される。リフレッシュ系回路は、複数のメモリセルの列に対応して設けられ、活性化時対応の列のメモリセルデータの検知および増幅を行なうためのセンスアンプ回路を備40える。制御回路は動作モード指示信号がリフレッシュモードを指定するとき、センスアンプ回路の活性化タイミングをノーマルモード時の活性化タイミングよりも遅らせるための手段を含む。

【0045】リフレッシュモード時に、周辺回路への電源供給電圧の供給を停止することにより、リフレッシュ 路15は、スリーブモードに入るモード時における周辺回路の消費電流を低減することができる。また、ノーマルモード時においては、リフレックロ11は、セルフリフレッシュシュ系回路および周辺回路ともに電源電圧を供給することによりアクティブサイクルおよびスタンパイサイクル50 ータのリフレッシュを実行する。

の切換時においても、電源電圧の変動は生じず、速いタイミングで内部回路動作を開始することができる。

【0046】リフレッシュモード時、レジスタ回路のデータを保持するレジスタキャバシタの記憶情報を所定周期でリフレッシュすることにより、このレジスタ回路への電源供給をリフレッシュモード時間欠的に停止させることができ、リフレッシュモード時における消費電流を低減することができる。

【0047】また、リフレッシュモード時、所定のアドレス領域のメモリセルのみリフレッシュを行なうことにより、リフレッシュされるメモリセル行の数を低減でき、応じてリフレッシュ回数を低減でき、消費電流を低減することができる。

[0048]

【発明の実施の形態】 [実施の形態1]図1は、との発明が適用される半導体装置の全体の構成を概略的に示す図である。図1において、この発明に従う半導体装置10は、1トランジスタ/1キャパシタ型のダイナミック型メモリセルを含むDRAMマクロ11と、このDRAMマクロ11とデータの授受を行なうロジック回路12を含む。これらのDRAMマクロ11およびロジック回路12は、同一半導体チップ上に集積化される。

【0049】DRAMマクロ11は、ダイナミック型メモリセルを有するDRAMセルアレイ13と、基本的に このDRAMセルアレイ13に含まれるメモリセルの選択およびデータの書込/読出を行なうためのDRAM周辺回路14を含む。

【0050】ロジック回路12は、とのDRAMマクロ11からのデータを読出して所定の処理を行ないかつ処理後のデータをDRAMマクロ11のメモリセルへ書込むコアロジック回路15を含む。ロジック回路12と外部との信号を授受する周辺回路部は、この半導体装置10のチップ上に、延在して配置される(ビン端子が、この半導体装置10のチップ4辺に沿って配置される)が、ことではロジック回路の中心機能を実現するコアロジック回路15を代表的に示す。

【0051】DRAM周辺回路14はCMOS回路で構成され、またコアロジック回路15も、CMOS回路で構成される。これらのDRAM周辺回路14およびコアロジック回路15は、しきい値電圧およびゲート絶縁膜膜厚が同じMOSトランジスタを基本的に使用する。

【0052】との半導体装置10において、比較的長い期間にわたって処理が行なわれないとき、コアロジック回路15はスリーブモードに入り、クロック信号の発生を停止させ、内部回路動作を停止する。コアロジック回路15は、スリーブモードに入ると、DRAMマクロ11をセルフリフレッシュモードに設定する。DRAMマクロ11は、セルフリフレッシュモードに入ると、内蔵のタイマを利用して、所定の時間間隔で、メモリセルデータのリフレッシュを実行する。

40

【0053】図2は、この発明の実施の形態1に従う半 導体装置の要部の構成をより詳細に示す図である。図2 において、DRAMマクロ11は、セルフリフレッシュ モードが指定されたときDRAMセルアレイ13のメモ リセルのデータのリフレッシュを行なうためのリフレッ シュ系回路14aと、DRAMセルアレイ13のメモリ セルの列選択、データの書込/読出およびノーマルモー ド時の動作制御を行なうコラム系/周辺制御回路 1 4 b を含む。このコラム系/周辺制御回路14 b およびリフ

レッシュ系回路 14 a は、図 1 に示す DRA M周辺回路 10 14に含まれる。セルフリフレッシュモード時において は、コラム系周辺制御回路14bは、リフレッシュ系回 路14aの制御の下に動作が停止される。

15

【0054】リフレッシュ系回路14aは、セルフリフ レッシュモード時、セルフリフレッシュ動作に必要な制 御動作を行なうセルフリフレッシュ制御回路(SR制御 回路) 20と、セルフリフレッシュモード時、SR制御 回路20の制御の下にDRAMセルアレイ13のメモリ セル行の選択および選択行のメモリセルデータの読出/ 再書込(リストア)を行なうロウ系回路21を含む。と のロウ系回路21は、通常動作モード時においては、コ ラム系/周辺制御回路 1 4 b に含まれる周辺制御回路の 制御の下に、DRAMセルアレイ13の行選択に関連す る動作を行なう。SR制御回路20は、セルフリフレッ シュモード検出回路、リフレッシュアドレスを発生する リフレッシュアドレスカウンタ、セルフリフレッシュ期 間をカウントするタイマおよびリフレッシュアドレスカ ウンタからのリフレッシュアドレスを外部からのロウア ドレスに代えてロウ系回路21へ与えるマルチプレクサ を含む。

【0055】ロウ系回路21は、ロウアドレスおよびリ フレッシュアドレスをデコードするロウデコーダ、ロウ デコーダの出力信号に従ってDRAMセルアレイ13の ワード線を選択状態へ駆動するワード線ドライブ回路、 およびDRAMセルアレイ13の各列に設けられ、各列 上のメモリセルデータの検知および増幅を行なうセンス アンプ回路、各列 (ビット線対) のプリチャージ/イコ ライズを行なうビット線プリチャージ/イコライズ回路 を含む。

【0056】との半導体装置10は、さらに、外部から の電源電圧EV1を受け、内部電源電圧VC1を生成し てロジック回路 12 に対する動作電源電圧を与える電源 回路22aと、外部電源電圧EV2を受けて内部電源電 圧VC2を生成してコラム系/周辺制御回路14bに対 する動作電源電圧を与える電源回路22bと、外部電源 電圧EV3を受けて内部電源電圧VC3およびVC4を 生成して、DRAMセルアレイ13およびリフレッシュ 系回路14aへ与える電源回路22cと、ロジック回路 12に含まれるコアロジック回路15の制御の下に、電 源回路22aおよび22bに対する電源制御信号φ1お 50

よび φ 2 を 生成する 電源制御 回路 2 5 を含む。 との電源 制御回路25は、ロジック回路12がスリープモードに 入り、DRAMマクロがセルフリフレッシュモードに設 定されるとき、電源回路22aおよび22bの内部電源 電圧VC1およびVC2発生動作を停止させる。

16

【0057】ととで、電源回路22cから内部電源電圧 VC3がDRAMセルアレイ13へ与えられているの は、この内部電源電圧VC3は、DRAMセルアレイ1 3におけるビット線プリチャージ/イコライズ電圧およ びメモリセルのセルプレート電圧を発生するために利用 されており、またロウ系回路21に含まれるセンスアン プ回路においてこの内部電源電圧VC3が利用されると とを示すためである。内部電源電圧VC4は、ロウ系回 路21に含まれるワード線ドライブ回路およびロウデコ ーダおよびSR制御回路20へ与えられる。

【0058】との図2に示す構成において、電源回路2 2a-22cは、外部電源電圧EV1、EV2およびE V3をそれぞれ受けて、内部電源電圧VC1~VC3を 生成している。しかしながら、これらの電源回路22a -22cは、以下に詳細に説明するように、それぞれ接 地電圧をも発生する。以下、単に電源電圧と称すときに は、ハイレベル電源電圧Vccを示し、「電源供給電 圧」と称すときには、電源電圧および接地電圧両者を参 照するものとする。

【0059】電源制御回路25は、常時、電源供給電圧 を受けて動作する。この電源制御回路25は、電源回路 22aおよび22bに共通に設けられるように示すが、 電源制御回路25は、電源回路22aおよび22bそれ ぞれに対応して別々に設けられてもよい。また、電源回 路22aがロジック回路12内に設けられ、また電源回 路22bおよび22cは、DRAMマクロ11内に設け **られてもよい。**

【0060】この発明の実施の形態1においては、電源 回路22aおよび22bは、セルフリフレッシュモード 時その内部電源供給電圧発生動作を停止させる。一方通 常モード (ノーマルモード) においては、電源回路22 a、22 b および22 c をすべて動作させる。半導体装 置の動作モードは、DRAMマクロ11およびロジック 回路15が動作する通常モード (ノーマルモード)時 と、スリープモードと呼ばれる低消費電流スタンバイ状 態がある。通常モード時においては、DRAMマクロ1 1の状態としては、実際にメモリセルの選択およびアク セスが行なわれるアクティブサイクルおよび次のアクセ スを待つスタンバイサイクルが存在する。スリープモー ド時においては、DRAMマクロ11はセルフリフレッ シュモードに設定される。このセルフリフレッシュモー ド時においても、DRAMマクロ11は、内部に設けら れるタイマの出力信号に従ってリフレッシュサイクルが 形成されてリフレッシュ動作が実行される。

【0061】通常モード時においては、ロジック回路1

5およびDRAMマクロ11は、内部スタンバイサイク ル時であっても、数十mAの電流消費は許容される。一 方、スリープモード時においては、消費電流は、DRA Mマクロ11のデータ保持を行なうための電流であり、 できるだけ小さくする必要がある。リフレッシュサイク ル時においては、DRAMマクロの内部でのリフレッシ ュ動作が行なわれるだけであり、このDRAMマクロへ のアクセスは行なわれないため、アクセス時間およびサ イクル時間の遅延は何ら問題は生じない。したがって、 図2に示すように、セルフリフレッシュ動作に関連する 10 リフレッシュ系回路14aに対する電源回路22cのみ をセルフリフレッシュモード時動作させ、電源回路22 aおよび22bからの内部電源供給電圧発生動作は停止 させ、消費電流を低減する。

【0062】図3は、図2に示すコラム系/周辺制御回 路14bに対する電源回路22bの構成を示す図であ る。との電源回路22bは、外部電源電圧EV2を伝達 する主電源線1と、接地電圧Vssを伝達する主接地線 2と、主電源線1に対応して設けられるサブ電源線3 と、主接地線2に対応して設けられるサブ接地線4と、 制御信号/φ2に応答して導通し、主電源線1およびサ ブ電源線3を接続するPチャネルMOSトランジスタP Q1と、制御信号φ2の活性化に応答して導通し、主接 地線2をサブ接地線4に接続するNチャネルMOSトラ ンジスタNQIを含む。

【0063】コラム系/周辺制御回路14bは、その内 部構成は、実現する機能により異なるが、図3において は、5段のインパータIV1-IV5を一例として示 す。これらのインバータIV1-IV5は、CMOS構 成であり、PチャネルMOSトランジスタPTおよびN チャネルMOSトランジスタNTを含む。コラム系/周 辺制御回路14bは、ロジック回路12に含まれるMO Sトランジスタと同じ(ゲート絶縁膜およびしきい値電 圧について)であり、低しきい値電圧(L-Vth)M OSトランジスタで構成される。

【0064】リークカット用のMOSトランジスタPO 1およびNQ1は、この低しきい値電圧MOSトランジ スタPTおよびNTのしきい値電圧の絶対値よりも大き な絶対値のしきい値電圧を有するMOSトランジスタ (M-VthMOSトランジスタ)で構成される。制御 信号 φ2 および / φ2 は、図2 に示す電源制御回路25 から与えられ、通常モード(ノーマルモード)およびセ ルフリフレッシュモードでその論理レベルが切換えられ る。

【0065】コラム系/周辺制御回路14bは、DRA Mマクロ11がダイナミック動作を行なっており、スタ ンバイ状態時において、入力信号INの論理レベルは予 め知ることができる。この入力信号INのスタンバイ状 態時における論理レベルに応じて、内部回路のインバー

る。図3においては、インバータ【V1、【V3および IV5が主電源線1とサブ接地線4に結合され、インバ ータIV2およびIV4がサブ電源線3と主接地線2に 結合される。との状態においては、入力信号INはスタ ンパイ状態においては、Lレベルに設定される。次に、 との図3に示す電源回路22bの動作を、図4に示す信 号波形図を参照して説明する。

18

【0066】DRAMマクロへのアクセスを行なうノー マルモード時(スタンバイサイクルおよびアクティブサ イクルを含む) においては、制御信号 φ2 がHレベルお よび制御信号/ φ2が Lレベルに設定され、リークカッ ト用MOSトランジスタPQ1およびNQ1がともにオ ン状態に設定される。との状態においては、主電源線1 上の電源電圧EV2がサブ電源線3上に伝達され、また 主接地線2上の接地電圧Vssがサブ接地線4上に伝達 される。したがって、との状態においては、サブ電源線 3上の電源電圧SVcc(VC2) およびサブ接地線4 上の電源電圧SVssはそれぞれ外部電源電圧EV2お よび接地電圧Vssと等しく、コラム系/周辺制御回路 14bは、その低しきい値電圧MOSトランジスタによ り高速で動作する。

【0067】ノーマルモード時におけるスタンパイサイ クル時において、入力信号INの論理レベルがLレベル に固定されても、制御信号 φ2 および / φ2 はともにそ れぞれ、HレベルおよびLレベルに設定され、主電源線 1はサブ電源線3に接続され、またサブ接地線4は主接 地線2に接続される。通常モード時においては、スタン. バイサイクル時でも、数十mAの電流消費は許容されて いるため、このスタンパイサイクル時において、コラム 系/周辺制御回路14bおよびリフレッシュ系回路14 aにおいて電流が消費されても、許容範囲内であり、問 題は生じない。 これは、ロジック回路12においても同 様である。

【0068】ロジック回路12は、所定時間以上処理を 行なわない場合、スリープモードに入り、DRAMマク 口11は、セルフリフレッシュモードに設定される。と の状態において、電源制御回路25からの制御信号 φ2 および/φ2がそれぞれLレベルおよびHレベルに設定 され、リークカット用MOSトランジスタPQ1および NQ1がオフ状態となる。これにより、サブ電源線3お よびサブ接地線4がハイインピーダンス状態となり、コ ラム系/周辺制御回路14bにおける消費電流は、リー クカット用MOSトランジスタPQ1およびNQ1のリ ーク電流により決定される値となり、低消費電流モード が実現される。特に、リークカット用MOSトランジス タPQ1およびNQ1のしきい値電圧の絶対値は、との コラム系/周辺制御回路 14 b に含まれるMOSトラン ジスタのしきい値電圧よりも絶対値が大きいため、これ らのリークカット用MOSトランジスタPQ1およびN タIV1-IV5の電源供給ノードの接続先が決定され 50 Q1は、深いオフ状態となり、リーク電流を確実に抑制

する。

【0069】セルフリフレッシュモードからノーマルモ ードに移行すると、制御信号 φ2 および/φ2 がそれぞ れHレベルおよびLレベルに変化する。サブ電源線3お よびサブ接地線4上の電圧SVcc(VC2)およびS Vssが、所定の電圧レベルに復帰するまでにある時間 が必要である。しかしながら、セルフリフレッシュモー ドからノーマルモードに移行する場合、セルフリフレッ シュサイクルを確実に完了させて内部回路が確実にスタ ンバイ状態にあることを保証する必要がある。このた め、セルフリフレッシュモードからノーマルモードへの 移行時、またはスリープモードからノーマルモードへの 移行時、実際の回路動作は、ある所定の時間経過後に行 なうように仕様で定められている。したがって、セルフ リフレッシュモードからノーマルモードへの移行時、サ ブ電源線3およびサブ接地線4上の電源電圧の元の電圧 レベルへの復帰までに時間を要しても、何らその間、回 路動作は実行されないため、問題は生じない。

【0070】セルフリフレッシュモードにおいては、この図2に示す電源回路22cは常時内部電源電圧VC3 およびVC4を発生しており(動作電流をも供給する)、リフレッシュ系回路14aが動作し、所定の周期でDRAMセルアレイ13内のメモリセルのリフレッシュを実行する。したがって、アクセス動作に何ら悪影響を及ぼすことなく消費電流を低減することができる。

【0071】図5は、図2に示すロジック回路用電源回路22aの構成を示す図である。図5において、電源回路22aは、外部電源電圧EV1を伝達する主電源線1aと、主電源線1aに対応して設けられるサブ電源線3aとを接続するリークカット用PチャネルMOSトランジスタPQaと、接地電圧Vssを伝達する主接地線2aと、主接地線2aに対応して設けられるサブ接地線4aと、制御信号φ1がHレベルのとき導通して、主接地線2aとサブ接地線4aを接続するNチャネルMOSトランジスタNQaを含む。これらのリークカット用MOSトランジスタPQaおよびNQaは、そのしきい値電圧の絶対値は比較的大きくされる(ロジック回路の構成要素のMOSトランジスタに比べて)。

【0072】ロジック回路12は、その実現する論理により、その内部構成は異なるが、図5においては、5段のインバータIVa-IVeを示す。これらのインバータIVa-IVeは、それぞれ、CMOSインバータであり、低しきい値電圧MOSトランジスタPTおよびNTを含む。これらのインバータIVa-IVeは、サブ電源線3a上の電圧SVcc(VC1)およびサブ接地線4a上の電圧SVsSを両動作電源電圧として動作する。

【0073】ロジック回路12は、所定の論理処理を行 50 定された場合、内部状態を初期状態にリセットし、各内

なっており、この入力信号 I Nの電圧レベルを予測する ことができない。したがって、このサブ電源線3 a およびサブ接地線4 a 上の電圧S V c c およびS V s s を利 用することにより、スリープモード時の消費電流を、入 力信号 I Nの電圧レベルにかかわらず低減する。次に、 この図5 に示す電源回路2 2 a の動作を図6 に示す信号 波形図を参照して説明する。

【0074】ノーマルモード時においては、制御信号/ の1およびの1がそれぞれLレベルおよびHレベルに設 定され、リークカット用MOSトランジスタPQaおよ びNQaはオン状態となり、低インピーダンスで主電源 線1aおよび主接地線2aをそれぞれ、サブ電源線3a およびサブ接地線4aに接続する。この状態において は、ロジック回路12は、その低しきい値電圧MOSト ランジスタにより、高速で動作し、所定の論理処理を実 行する。

【0075】スリーブモードが設定されると、制御信号
/ ゆ1がHレベル、制御信号の1がLレベルとなり、リークカット用MOSトランジスタPQaおよびNQaは
20 オフ状態となり、これらのサブ電源線3aおよびサブ接地線4aはハイインピーダンスで主電源線1aおよび主接地線2aにそれぞれ接続される。リークカット用MOSトランジスタPQaおよびNQaのリーク電流は小さいため、ロジック回路12におけるスリーブモード時の消費電流を低減することができる。特に、ロジック回路12においては、スリーブモード時、保持データのリフレッシュ動作は何ら実行されないため、その消費電流は単なるリーク電流のみである。

【0076】スリープモードからノーマルモードに移行 すると、制御信号φ1および/φ1はそれぞれHレベル およびLレベルに駆動され、サブ電源線3aおよびサブ 接地線4 a がそれぞれ主電源線1 a および主接地線2 a に低インピーダンスで接続される。これらのサブ電源線 3 a 上の電圧S V c c (VC1) およびサブ接地線4 a 上の電圧SVssが、所定の電圧レベルに復帰するまで に時間が必要とされる(サブ電源線3aおよびサブ接地 線4aの寄生容量の充放電のため)。しかしながら、ス リープモードからノーマルモードに移行時、このロジッ ク回路の動作開始は、スリープモード解除後ある時間が 40 経過してからのみ許容される。したがって、この場合に おいても、サブ電源線3aおよびサブ接地線4a上の電 圧SVccおよびSVssの復帰に時間を要しても、何 らロジック回路12の動作開始タイミングが遅れること はなく、何ら問題は生じず、高速動作性能は低下しな

【0077】なお、図5に示す構成においては、ロジック回路12は、スリーブモード時、内部信号INの論理レベルが予め予測できないとして説明している。しかしながら、このロジック回路12が、スリーブモードが設定された場合、内部状能を初期状能にリセットし、冬内

部信号の状態が予め予測することができる場合には、図 3に示すように、内部信号(入力信号) [Nの論理レベ ルに応じて、各回路(インバータ)の電源ノードと電源 供給線との接続が決定されればよい(図3に示す電源構 成と同様の構成)。

【0078】図7は、ロジック回路12の電源回路の他 の構成を示す図である。との図7に示す構成において は、ロジック回路12は、外部からの電源電圧EV1を その電源ノードに受ける。外部電源電圧EV1は、ノー マルモード時においては、所定の電圧レベルに設定さ れ、一方スリープモード時には、電源供給が遮断される (外部のプロセサの制御の下に)。 したがって、ロジッ ク回路12は、スリーブモード時との外部電源電圧EV 1供給が遮断されるため、内部回路の電流消費経路は存 在せず、その消費電流を、0とすることができる。この 図7に示す構成においては、電源回路は特に設けられな い(単なる電源線のみであり、制御信号 φ 1 は使用され ない)。

【0079】リフレッシュ系回路に対する電源回路22 cは、常時リフレッシュ系回路およびDRAMセルアレ 20 イに電源電圧VC3およびVC4を伝達する。したがっ て、この電源回路は、必要な電圧(ビット線プリチャー ジ電圧およびセルブレート電圧)を発生する回路および 必要ならば内部降圧回路を、電源供給電圧を伝達する電 源線で構成され、ノーマルモード時およびスリープモー ド時、内部電源電圧VC3およびVC4を発生する。

【0080】とのリフレッシュ系回路に対する電源回路 22 cは、階層電源構成を有していてもよい (ただしリ ークカット用MOSトランジスタはセルフリフレッシュ モード時のリフレッシュサイクル時オン状態)。

【0081】なお、上述の説明において、サブ電源線3 aおよび3bの電圧SVccは、スリープモード時およ びセルフリフレッシュモード時、電源電圧よりも少し低 下した電圧レベルに設定されている。しかしながら、と のサブ電源線の放電により、サブ電源線3a および3b の電圧レベルが、接地電圧レベルにまで低下するように 構成されてもよい。

【0082】[変更例1]図8は、この発明の実施の形 態1の変更例1の構成を示す図である。この図8におい ては、コラム系/周辺制御回路 1 4 b に対する電源回路 22bの構成を示す。図8に示す電源回路22bは、リ ークカット用MOSトランジスタとして、低しきい値電 圧(L-Vth)のMOSトランジスタPQbおよびN Qbが用いられる。PチャネルMOSトランジスタPQ bは、主電源線1bとサブ電源線3bの間に接続され、 NチャネルMOSトランジスタNQbが、主接地線2b とサブ接地線4bの間に接続される。リークカット用M OSトランジスタPQbおよびNQbは、コラム系/周 辺制御回路14bのMOSトランジスタPTおよびNT と同一のしきい値電圧(L - V t h)を有する。リーク 50 路22aの構成においても、スリープモード時、ロジッ

カット用MOSトランジスタPQbおよびNQbのゲー トへ与えられる制御信号/ φ2 およびφ2 は、上で説明 した実施例と同じであり、セルフリフレッシュモード時 に非活性化され、リークカット用MOSトランジスタP QbおよびNQbをオフ状態に設定する。

【0083】とれらのリークカット用MOSトランジス タPQbおよびNQbのオフ状態時に流れるオフリーク 電流 I o f f は、サブ電源線3 b およびサブ接地線4 b を流れるリーク電流の総和 Ioff(14b)よりも小 10 さくなるように、そのゲート幅が調整される。コラム系 /周辺制御回路 1 4 b におけるサブ電源線 3 b を流れる オフリーク電流は、PチャネルMOSトランジスタPQ bのオフリーク電流に等しく、コラム系/周辺制御回路 14bがMOSトランジスタPQbのオフリーク電流よ りも大きなオフリーク電流を生じさせるとき、サブ電源 線3bの電圧SVccの電圧レベルが低下し、コラム系 **/周辺制御回路14bのMOSトランジスタPTのゲー** トーソース間がより強い逆バイアス状態となり、オフリ ーク電流が低減され、結果的に、このMOSトランジス タPQbのオフリーク電流により回路のリーク電流が決 定される。これは、リークカット用のNチャネルMOS トランジスタNQbについても同様である。

【0084】通常モードにおいては、リークカット用M OSトランジスタPQbおよびNQbがともにオン状態 となる。この場合、図8に示すコラム系/周辺制御回路 14 bにおいてインバータ I V 1 - I V 5 は、すべて同 時に充放電するのではなく、ある一定の遅延時間をもっ て動作しており、したがって、このMOSトランジスタ PQbおよびNQbのオフリーク電流を低減するために ゲート幅が小さくされても、通常モード時における回路 動作に何ら悪影響は及ぼさない。

【0085】図9は、ロジック回路12に対する電源回 路22 aの構成を示す図である。この図9に示す電源回 路22aにおいては、制御信号/φ1のLレベルのとき 導通し、外部電源電圧EV1をロジック回路12へ動作 電源電圧として伝達するPチャネルMOSトランジスタ PQcと、制御信号φ1がHレベルのとき導通し、接地 電圧Vssをロジック回路12の他方動作電源電圧とし て、供給するNチャネルMOSトランジスタNQcを含 む。ロジック回路12は、低しきい値電圧(L-Vt h)のMOSトランジスタを構成要素として含んでお り、これらのリークカット用MOSトランジスタPQc およびNQcも、ロジック回路12に含まれるMOSト ランジスタと同様低しきい値電圧(L-Vth)MOS トランジスタである。

【0086】との図9に示す構成において、これらのM OSトランジスタPQcおよびNQcのオフリーク電流 は、ロジック回路12におけるオフリーク電流の総和よ りも小さくされる。したがって、この図9に示す電源回

ク回路12の動作が停止されるとき、そのオフリーク電流が、リークカット用MOSトランジスタPQcおよびNQcにより決定され、スリープモード時のオフリーク電流を低減でき、低消費電流を実現することができる。

23

【0087】通常モード時においては、これらのリークカット用MOSトランジスタPQcおよびNQcはオン状態となり、ロジック回路12に対し安定に動作電流を供給する。

【0088】なお、ロジック回路12も、とのスリープモード時、内部回路ノードが初期状態にセットされ、その各内部回路のノードのスリープモード時の電圧レベルが編め確定することができる場合には、図8に示す構成と同じ電源回路を利用することができる。

【0089】[変更例2]図10は、この発明の実施の 形態1の変更例2の構成を示す図である。この図10に おいては、コラム系/周辺回路に対する電源回路22b の構成を示す。との電源回路22bにおいて、主電源線 1 b とサブ電源線3 b の間に、リークカット用のPチャ ネルMOSトランジスタPQdが接続され、主接地線2 bとサブ接地線4bの間にリークカット用のNチャネル 20 MOSトランジスタNQdが設けられる。とれらのリー クカット用のMOSトランジスタPQdおよびNQd は、低しきい値電圧(L-Vth)MOSトランジスタ であってもよく、それより大きなしきい値電圧の絶対値 を有する中間しきい値電圧 (M-Vth) MOSトラン ジスタであってもよい。リークカット用MOSトランジ スタPQdのゲートへ与えられる制御信号/φ2は、接 地電圧Vssと外部電源電圧EV2よりも高い昇圧電圧 Vppとの間で変化する。また、リークカット用Nチャ ネルMOSトランジスタNQdのゲートへ与えられる制 30 御信号ゆ2は、電源電圧Vccおよび接地電圧Vssよ りも低い負電圧Vbbの間で変化する。電源電圧Vcc は、外部電源電圧EV2の電圧レベルと等しくてもよ

【0090】セルフリフレッシュモード時においては、制御信号/ゆ2が昇圧電圧Vppのレベルに設定され、また制御信号ゆ2が負電圧Vbbの電圧レベルに設定される。したがって、リークカット用MOSトランジスタPQdおよびNQdは、ゲートーソース間が深い逆バイアス状態に設定され、より深いオフ状態となり、オフリーク電流をより低減することができる。

【0091】通常モード時においては、制御信号/ゆ2は接地電圧Vssレベルに設定され、制御信号ゆ2は電源電圧Vcc(または外部電源電圧EV2)の電圧レベルに設定される。したがって、通常モード時においては、サブ電源線3bおよびサブ接地線4bは、低インピーダンスで主電源線1bおよび主接地線2bに接続され、コラム系/周辺制御回路14bは高速で動作する。【0092】なお、ロシック回路に対する電源回路22aについても、この図10に示す構成と同様の構成また50

は図9に示す構成と同様の構成が利用されればよい。制御信号φ1および/φ1の振幅を大きくすることにより、スリープモード時リークカット用MOSトランジスタをより深いオフ状態に設定する。

【0093】図11は、この変更例2における電源制御回路25の構成を概略的に示す図である。図11において、電源制御回路25は、外部電源電圧EV(EV1,EV2)を受けて外部電源電圧EVよりも高い昇圧電圧Vppを発生するVpp発生回路25aと、外部電源 圧EVを受け、接地電圧Vssよりも低い負電圧Vbbを発生するVbb発生回路25bと、ロジック回路からのスリープモード開始指示信号SLinに従ってセットされかつスリープモード終了指示信号SLoutに従ってリセットされるフリップフロップ25cと、フリップフロップ25cの出力信号をレベル変換して制御信号/ ゆ(/ ゆ1, / ゆ2)を出力するレベル変換を行なって制御信号ゆ(ゆ1, ゆ2)を生成するレベル変換を行なって制御信号の(ゆ1, ゆ2)を生成するレベル変換の路25eを含む。

【0094】フリップフロップ25cは外部電源電圧E Vを一方動作電源電圧として動作する。レベル変換回路25dは、このフリップフロップ25cの出力信号がH レベルとなると、そのHレベルを昇圧電圧Vppレベルに変換して出力する。レベル変換回路25eは、フリップフロップ25cからの出力信号のHレベルを負電圧V bbレベルに変換して制御信号のを生成する。制御信号/中のLレベルは接地電圧Vssレベルであり、制御信号のHレベルは外部電源電圧EVレベルである。

【0095】との図11に示す電源制御回路25において、DRAMマクロに対する電源回路に対する制御信号 φ2、/φ2を発生する部分と、ロジック回路の電源回路に対する制御信号/φ1およびφ1を発生する回路が別々に設けられ、それぞれの外部電源電圧のレベルが調整されてもよい。

【0096】また、電源制御回路25が、DRAMマクロおよびロジック回路に対し別々に設けられる場合、DRAMマクロに対して設けられる電源制御回路は、DRAMマクロ内において用いられるワード線昇圧用の高電圧Vppおよびアレイ基板領域をバイアスするためのバックゲートバイアスVbbを利用するように構成されてもよい。次に、この図11に示す電源制御回路25の動作を図12に示す信号波形図を参照して説明する。

【0097】スリープモードに入ると、スリープモード 開始指示信号SLinがワンショットバルスの形で与えられ、フリップフロップ25cがセットされ、その出力 信号がHレベルとなる。応じてレベル変換回路25dからの制御信号/ゆ(/ゆ1./ゆ2)が外部電源電圧E Vよりも高い昇圧電圧Vppレベルに駆動される。一方、レベル変換回路25eはこのフリップフロップ25cの出力信号の立上がりに応答して制御信号ゆを負電圧

Vbbレベルに駆動する。

【0098】フリップフロップ25cは、外部電源電圧 EVを受けており、その状態を維持する。スリープモー ドが完了すると、スリープモード終了指示信号SLou tがワンショットパルスの形で与えられ、フリップフロ ップ25cの出力信号がLレベルとなる。応じてレベル 変換回路25dからの制御信号/φ(/φ1,/φ2) が接地電圧VssレベルのLレベルとなる。また、レベ ル変換回路25 eがとのフリップフロップ25 cの出力 信号の立上がりに応答して制御信号 φを外部電源電圧 E 10 Vレベルに駆動する。

【0099】したがって、とのスリープモード時(セル フリフレッシュモード時)、リークカット用MOSトラ ンジスタをより深いオフ状態に設定することができ、よ りオフリーク電流を低減でき消費電流を低減することが

【0100】なお、実施の形態1において、レベル変換 を行なわない場合、とのフリップフロップ25cから相 補な制御信号を取出すことにより、リークカット用MO Sトランジスタに対する制御信号 ϕ (ϕ 1, ϕ 2) およ 20 び/φ(/φ1,/φ2)を生成することができる。 【0101】レベル変換回路25dおよび25eは、た とえば周知のラッチ型のCMOS変換回路で構成され る。

【0102】[変更例3]図13は、この発明の実施の 形態1の変更例3の構成を概略的に示す図である。との 図13に示す構成においては、主電源線1bとサブ電源 線3 bの間に設けられるリークカット用PチャネルMO SトランジスタPQbのバックゲート (Nウェル) へ電 圧φwnが与えられ、また主接地線2bとサブ接地線4 bの間に設けられるリークカット用NチャネルMOSト ランジスタNQbのパックゲート (Pウェル) ヘウェル 電圧

の

取

の

が

与

え

ら

れる。

こ
れらの

リークカット

用

M

の SトランジスタPQbおよびNQbは、低しきい値電圧 (L-Vth) MOSトランジスタである。

【0103】とれらのリークカット用MOSトランジス タPQbおよびNQbのウェル電圧φwnおよびφwp を、動作モードに応じて変更する。すなわち、スリープ モード (セルフリフレッシュモード) においては、リー クカット用MOSトランジスタPQbのバックゲート (Nウェル) へ与えられるウェル電圧øwnを外部電源 電圧EV2よりも高い昇圧電圧Vppレベルに設定し、 またリークカット用NチャネルMOSトランジスタNQ bのバックゲート (Pウェル) へ与えられるウェル電圧 φwpを負電圧Vbbレベルに設定する。したがって、 これらのリークカット用MOSトランジスタPQbおよ びNQbは、バックゲートバイアスが深くなり、そのし きい値電圧の絶対値が大きくなり、リーク電流を抑制す る。

nは外部電源電圧EV2の電圧レベルに設定され、ウェ ル電圧φwpが、接地電圧Vssレベルに設定される。 したがって、通常モード時においては、これらのリーク カット用MOSトランジスタPQbおよびNQbは、低 しきい値電圧MOSトランジスタとして動作し、深いオ ン状態となって動作電流を十分に供給することができ

【0105】図14は、この発明の実施の形態1の変更 例3の電源制御回路25の構成を概略的に示す図であ る。図14において、電源制御回路25は、外部電源電 圧EVと接地電圧Vssを受けて、この外部電源電圧E Vよりも高い昇圧電圧Vppを発生するVpp発生回路 25 aと、外部電源電圧EVと接地電圧Vssとを受 け、接地電圧Vssよりも低い負電圧Vbbを発生する Vbb発生回路25bと、ロジック回路からのスリープ モード開始指示信号SLinに応答してセットされかつ ロジック回路からのスリーブモード終了指示信号SLo u t に従ってリセットされて、外部電源電圧EVの振幅 を有する制御信号/ゆおよびゆを発生するフリップフロ ップ25cと、Vpp発生回路25aからの昇圧電圧V ppと接地電圧とを動作電源電圧として受け、フリップ フロップ25cからの制御信号/φのレベルを変換して 互いに相補な切換制御信号 φ p および / φ p を発生する レベル変換回路25fと、外部電源電圧EVとVbb発 生回路25 bからの負電圧Vbbとを動作電源電圧とし て受け、フリップフロップ25cからの制御信号φのレ ベルを変換して互いに相補な切換制御信号のnおよび/ **Φηを生成するレベル変換回路25gと、レベル変換回** 路25fからの切換制御信号やpおよび/φpに従って 昇圧電圧Vppおよび外部電源電圧EVの一方を選択し てウェル電位φwnを生成する切換回路25 h と、レベ ル変換回路25eからの制御信号 φn および/φn に従 って接地電圧Vssおよび負電圧Vbbの一方を選択し てウェル電圧φwpを生成する切換回路25 iを含む。 【0106】レベル変換回路25fは、フリップフロッ プ25cからの制御信号/φがHレベルとなると、切換 制御信号φρを接地電圧レベル、切換制御信号/φρを 昇圧電圧Vppレベルに設定する。レベル変換回路25 gは、フリップフロップ25cからの制御信号のがLレ 40 ベルに立下がると、切換制御信号のnを負電圧Vbbレ ベルに設定し、一方、切換制御信号/ønを外部電源電 圧EVレベルに設定する。

【0107】切換回路25hは、切換制御信号φρ2が Lレベルのとき導通し、昇圧電圧Vppを伝達するPチ ャネルMOSトランジスタPT1と、レベル変換回路か らの切換制御信号/φpがLレベルのとき導通し、外部 電源電圧EVを伝達するPチャネルMOSトランジスタ PT2を含む。

【0108】切換回路25iは、レベル変換回路25e 【0104】通常モード時においては、ウェル電圧φw 50 からの制御信号φnがHレベルとなると導通して接地電 圧Vssを伝達するNチャネルMOSトランジスタNT 1と、レベル変換回路25eからの切換制御信号/φn がHレベルとなると導通して、負電圧Vbbを伝達する NチャネルMOSトランジスタNT2を含む。次に、こ の図14に示す電源制御回路25の動作を、図15に示 す信号波形図を参照して説明する。

27

【0109】セルフリフレッシュモード(スリープモー ド)に入るとき、スリープモード開始指示信号SLin がワンショットパルスの形で活性化される。応じて、フ リップフロップ25 cからの制御信号/φが接地電圧V 10 する。 s s レベルから外部電源電圧EVレベルに立上がり、ま た制御信号φが外部電源電圧EVレベルから接地電圧V s s レベルに低下する。レベル変換回路25 f は、との 制御信号/φがHレベルに立上がると、切換制御信号φ pを昇圧電圧Vppレベルから接地電圧Vssレベルに 駆動する。また、レベル変換回路25eは、とのフリッ プフロップ25cからの制御信号 Φの立下がりに応答し て、切換制御信号 øn を外部電源電圧EV レベルから負 電圧Vbbレベルに立下げる。

SトランジスタPT1がオン状態、MOSトランジスタ PT2がオフ状態となり、ウェル電圧φwnとして、昇 圧電圧VppがPチャネルMOSトランジスタPT1を 介して伝達される。昇圧電圧Vppがウェル電圧φwn として出力される場合においても、MOSトランジスタ PT2は、そのゲートおよびソースが同一電圧であり、 オフ状態を維持する。

【0111】また、切換回路25iにおいては、MOS トランジスタNT1がオフ状態、MOSトランジスタN T2がオン状態となり、負電圧Vbbがウェル電圧φw 30 pとして出力される。との状態は、セルフリフレッシュ モード (スリープモード) が維持されている間保持され る。

【0112】セルフリフレッシュモードすなわちスリー プモードが完了すると、スリープモード終了指示信号S Loutがワンショットパルスの形でHレベルに駆動さ れ、フリップフロップ25cからの制御信号 φが外部電 源電圧EVレベル、制御信号/φが接地電圧Vssレベ ルに変化する。応じて、レベル変換回路25fにおいて は、切換制御信号φρが昇圧電圧Vppレベルとなり、 補の切換制御信号/φpが接地電圧Vssレベルとな る。したがって、切換回路25hにおいては、MOSト ランジスタPT1がオフ状態、MOSトランジスタPT 2がオン状態となり、ウェル電圧φw2として、外部電 源電圧EVがMOSトランジスタPT2を介して出力さ れる。この状態において、MOSトランジスタPT1は ソースおよびゲートが同一電圧であり、オフ状態を維持 する。

【0113】レベル変換回路25gは、制御信号中の立 上がりに応答して切換制御信号中mを負電圧Vbbから 50 ジック回路12およびコラム系/周辺制御回路14bへ

外部電源電圧EVレベルに立上げ、補の切換制御信号/ φnを外部電源電圧EVから負電圧Vbbレベルに立下 げる。したがって、切換回路25iにおいては、MOS トランジスタNT1がオン状態、MOSトランジスタN T2がオフ状態となり、ウェル電圧φwpとして接地電 圧VssがMOSトランジスタNT1を介して伝達され る。このウェル電圧φwpが接地電圧レベルに設定され た場合においても、MOSトランジスタNT2は、その ゲートおよびソースが同一電圧であり、オフ状態を維持

【0114】ノーマルモード時には、ウェル電圧のwn が外部電源電圧EVレベル、ウェル電位φwpが接地電 圧Vssレベルとなり、リークカット用MOSトランジ スタPQbおよびNQdを低しきい値電圧MOSトラン ジスタとして動作させることができる。

【0115】なお、この図14に示す電源制御回路の構 成においても、DRAMマクロおよびロジック回路それ ぞれ別々に電源制御回路が設けられてもよい。

【0116】また、ロジック回路において、この動作モ 【0110】応じて、切換回路25hにおいては、MO 20 ードを制御するための信号SLinおよびSLoutを 発生する回路は、外部に設けられたプロセサからの指示 信号を受ける必要があり、常時動作する必要があるた め、この回路部分に対しては、外部電源電圧が常時与え

> 【0117】なお、変更例2および3をそれぞれ組合 せ、制御信号の電圧レベルのレベル変換およびウェル電 圧レベルの変換をセルフリフレッシュモード時行なうよ うに構成してもよい。

【0118】以上のように、この発明の実施の形態1に 従えば、スリープモード時メモリセルデータのリフレッ シュ動作に関連する部分に対してのみ電源供給電圧を供 給し、他の回路部分に対しては、電源供給電圧の供給停 止 (動作電流の供給停止)を行なうように構成している ため、アクセス時間の増大をもたらすことなくスタンバ イ状態時における消費電流を低減することができる。

【0119】[実施の形態2]図16は、この発明の実 施の形態2に従う半導体装置の全体の構成を概略的に示 す図である。との図16に示す半導体装置においては、 半導体装置10は、LSIチップ30上に形成される。 DRAMマクロ11を取囲むようにロジック回路12が 形成される。LSIチップ30上のロジック回路12外 部に、ロジック回路12に対する電源トランジスタ31 aおよびDRAMマクロ11のコラム系/周辺制御回路 14 bに対する電源トランジスタ31 bが設けられる。 これらの電源トランジスタ31aおよび31bは、Pチ ャネルMOSトランジスタで構成され、電源制御回路2 5からのセルフリフレッシュモード (スリーブモード) 指示信号SR1およびSR2に従って選択的にオン状態 となり、それぞれ外部電源電圧EV1およびEV2をロ

(16)

供給する。

【0120】 DRAMセルアレイ13へは外部電源電圧 EV3が常時、与えられ、リフレッシュ系回路14aに は、常時、外部電源電圧EV4が与えられる。これらの 外部電源電圧EV1-EV4は、それぞれの電源電圧レ ベルが互いに異なってもよく、いくつかの外部電源電圧 が同じ電圧レベルであってもよい。

【0121】図17は、ロジック回路12およびコラム 系/周辺制御回路14bの電源構成を概略的に示す図で ある。図17においては、これらのロジック回路12お 10 よびコラム系/周辺制御回路14bを内部回路33で表 わす。内部回路33に対する電源線32は、電源トラン ジスタ31を介して外部電源電圧EVを受ける。この内 部回路33の他方電源供給ノードは接地ノードであり、 接地電圧Vssを受ける。次に、この図16および図1 7に示す装置の動作を図18に示す信号波形図を参照し て説明する。

【0122】ロジック回路12が動作し、かつDRAM マクロ11ヘロジック回路12がアクセスする通常動作 モード時においては、セルフリフレッシュモード(スリ 20 ープモード) 指示信号SR (SR1およびSR2) はL レベルであり、電源トランジスタ31aおよび31bは オン状態にある。この状態においては、ロジック回路1 2には外部電源電圧EV1が与えられ、またコラム系/ 周辺制御回路14bへは、外部電源電圧EV2が与えら れる。DRAMセルアレイ13およびリフレッシュ系回 路14aには、それぞれ外部電源電圧EV3およびEV 4が供給される。したがって、との半導体装置内の構成 要素を低しきい値電圧MOSトランジスタで構成するこ とにより、高速動作が実現される。

【0123】セルフリフレッシュモード(スリープモー ド) 時においては、セルフリフレッシュモード (スリー プモード)指示信号SR(SR1,SR2)が外部電源 電圧レベルのHレベルとなり、電源トランジスタ31a および31bがオフ状態となる。との状態においては、 ロジック回路12およびコラム系/周辺制御回路14b への電源電圧の供給が停止され、これらへ与えられる動 作電源電圧Vccの電圧レベルは、接地電圧レベルに低 下する。したがって、この状態においては、ロジック回 路12およびコラム系/周辺制御回路14bにおいて は、電流消費はほとんど生じない。

【0124】一方、リフレッシュ系回路14aおよびD RAMセルアレイ13においては、このセルフリフレッ シュモード時においては、所定の時間間隔でリフレッシ ュ動作が実行されるだけであり、その消費電流は少な い。セルフリフレッシュモード (スリープモード) から 通常動作モードへの移行時において、ロジック回路12 およびコラム系/周辺制御回路 1 4 b に対する動作電源 電圧Vccの電圧レベルが回復するまでに、ある時間が 必要とされる。しかしながら、セルフリフレッシュモー 50 MOSトランジスタPTおよびNTに比べて比較的高く

ド (スリープモード) から通常動作モード時移行時にお いては、セルフリフレッシュモード(ノーマルモード) 完了後半導体装置の内部動作開始するまで、ある時間を おくことが定められている(仕様値)。したがって、何 らとれらのロジック回路12およびコラム系/周辺制御 回路14bの電源電圧Vccの回復にある時間を要して も、何ら高速動作性に悪影響を及ぼすことはない。

【0125】なお、この図16に示す構成において、電 源トランジスタ31aおよび31bを設ける代わりに、 外部のプロセサなどの制御の下に、外部電源電圧EV1 およびEV2自体の供給が停止されるように構成されて もよい。

【0126】なお、外部電源電圧EV3は、たとえば、 5 Vであり、昇圧電圧 V p p および負電圧 V b b を 生成するために使用されまたセンスアンプの電源電圧と しても利用される。外部電源電圧EV1、EV2および EV4は、たとえば1.5 Vである。ロジック回路12 において、その信号入出力部においては、2.5Vの電 圧が動作電源電圧として印加される。なお、この図16 に示す構成においては、ロジック回路12に対するこの 2つの電源電圧を1つの外部電源電圧EV1で表わす。 【0127】[変更例1]図19は、この発明の実施の 形態2の変更例1の構成を概略的に示す図である。この 図19に示す構成においては、DRAMセルアレイ13 およびリフレッシュ系回路14aに対し、電源制御回路 35からの活性化制御信号RACTに応答してその状態 (インピーダンス)が切換えられる電源回路36が設け られる。他の構成は、図16に示す構成と同じである。 【0128】電源制御回路35は、SR制御回路20の 制御の下に、セルフリフレッシュモード時、実際にリフ レッシュ動作が行なわれるとき、制御信号RACTOを Hレベルの活性状態に駆動する。電源回路36は、この 活性制御信号RACTOがHレベルとなると、低インピ ーダンス状態となる。通常動作モード時においては、と の電源回路36は、低インピーダンス状態を維持する。 【0129】図20は、図19に示す電源回路36の構 成を概略的に示す図である。図20において、電源回路 36は、制御信号ZRACTOがLレベルのとき導通 し、主電源線1dとサブ電源線3dとを接続するPチャ ネルMOSトランジスタPQdと、制御信号RACTが Hレベルのとき導通し、主接地線2dをサブ接地線4d に接続するNチャネルMOSトランジスタNQdを含

【0130】リフレッシュ系回路14aは、スタンバイ 状態時における入力信号INの論理に応じて電源ノード の接続先が定められる。図20においても、このリフレ ッシュ系回路14aとして、5段のインバータIV1-IV5を代表的に示す。リークカット用MOSトランジ スタPQdおよびNQdのしきい値電圧は、L-Vth

される。次に、この図19および20に示す構成の動作 を図21に示す信号波形図を参照して説明する。

【0131】通常動作モード時においては、制御信号RACTOはHレベル、制御信号ZRACTOはLレベルである。リークカット用MOSトランジスタPQdおよびNQdはともにオン状態にあり、サブ電源線3dおよびサブ接地線4dはそれぞれ主電源線1dおよび主接地線2eに接続される。この状態においては、リフレッシュ系回路14aは、電源が低インピーダンス状態にあり、高速動作する。

【0132】セルフリフレッシュモードに入ると、制御 信号RACTOがLレベル、制御信号ZRACTOがH レベルとなる。とのセルフリフレッシュモード時におい ては、SR制御回路20の制御の下に所定の周期でリフ レッシュ動作が実行される。このリフレッシュ動作時、 制御信号RACTOがHレベル制御信号ZRACTOが Hレベルとなり、リークカット用MOSトランジスタP QdおよびNQdがともにオン状態となる。したがっ て、リフレッシュ動作時においては、安定に電流が供給 されて、リフレッシュ動作を行なうことができる。リフ レッシュ周期でアクティブサイクルおよびスタンバイサ イクルがリフレッシュ系回路14aにおいて実行され、 そのアクティブサイクル時においては、電源回路36の インピーダンスが低くされる。これにより、スタンパイ 状態時における消費電流をより低減することができる。 コラム系/周辺制御回路 1 4 b およびロジック回路 1 2 の電源回路は、先の図16に示す構成の場合と同様であ る。

【0133】図22は、図19に示す電源制御回路35の構成の一例を示す図である。図22において、電源制御回路35は、セルフリフレッシュモード指示信号SRを受けるインバータ35aとインバータ35aの出力信号とアレイ活性化指示信号ACTを受けて制御信号RACT0を生成するOR回路35bを含む。セルフリフレッシュモード指示信号SRは、セルフリフレッシュモード時Hレベルとなる。アレイ活性化指示信号ACTは、ロウ系回路21が動作状態の間Hレベルとなる。したがって、この制御信号RACT0は通常動作モード時、常時、Hレベルとなり、セルフリフレッシュモード時、アレイ活性化信号ACTに従ってHレベルとなる。

【0134】なお、図19に示す構成においては、SR制御回路20およびロウ系回路21に対する電源がともに制御されている。しかしながら、SR制御回路20においては、リフレッシュ周期を決定するタイマを含んでおり、このタイマの動作を安定化するため、SR制御回路20へは常時電源電圧を印加し、ロウ系回路21に対してのみ図20に示すような階層電源構成が利用されてもよい

【0135】[変更例2]図23は、この発明の実施の きな電流駆動 形態2の変更例2の構成を概略的に示す図である。この 50 十分小さい。 32

図23に示す構成においては、コラム系/周辺制御回路 14bに対し、外部電源電圧EV2を降圧する内部降圧 回路が設けられる。すなわち、コラム系/周辺制御回路 14 bに対する電源回路として、内部電源電圧と所定電 圧とを比較する比較器39と、比較器39の出力信号に 従って外部電源電圧EV2を受ける電源ノードからコラ ム系/周辺制御回路14bへの電源線に電流を供給する PチャネルMOSトランジスタ31cと、セルフリフレ ッシュモード (スリープモード) 指示信号SR2がLレ 10 ベルのとき導通し、基準電圧Vrefを選択して所定電 圧として比較器39へ与えるPチャネルMOSトランジ スタ37と、セルフリフレッシュモード (スリープモー ド)指示信号SR2がHレベルのとき導通し接地電圧V s s を所定電圧として比較器39へ伝達するNチャネル MOSトランジスタ38を含む。他の構成は、図16に 示す構成と同じである。

【0136】との図23に示す構成においては、通常動作モード時において、セルフリフレッシュモード(スリープモード)指示信号SR(SR1、SR2)がLレベルであり、NチャネルMOSトランジスタ38がオフ状態、PチャネルMOSトランジスタ37がオン状態となり、基準電圧Vrefが比較器39~与えられる。したがって、比較器39およびPチャネルMOSトランジスタ31cのフィードバックループが、基準電圧Vrefとほぼ実質的に電圧レベルが等しくなる内部電源電圧を生成してコラム系/周辺制御回路14b~与える。

【0137】一方、セルフリフレッシュ(スリーブ)モード時においては、MOSトランジスタ37がオフ状態、MOSトランジスタ38がオン状態となり、接地電圧が比較器39へ与えられる。したがって、比較器39は、接地電圧レベルにコラム系/周辺制御回路14bの内部電源電圧を設定する。なお、この比較器39は外部電源電圧EV2に従って動作する。

【0138】また図23に示す構成においては、電源制御回路25が、ロジック回路12に対する電源電圧およびコラム系/周辺制御回路14bに対する内部降圧回路の動作制御を行なう信号SR2およびSR1を生成してる。しかしながら、このコラム系/周辺制御回路14bに対する内部降圧回路の動作制御用の信号SR2を発生する回路とロジック回路12に対する電源トランジスタの動作を制御する信号SR1を発生する電源制御回路はそれぞれ別々に設けられてもよい。

【0139】コラム系/周辺制御回路14bにおいては、セルフリフレッシュモード時においては、接地電圧レベルに内部電源電圧が設定されるため、電流消費は生じない。単に比較器39の比較動作により、電流が消費されるだけである。基準電圧Vrefは、外部電源電圧EV2から生成されるが、この基準電圧発生回路は、大きな電流駆動能力が要求されないため、その消費電流は十分小さい

【0140】以上のように、この発明の実施の形態2に 従えば、セルフリフレッシュモード (スリープモード) 時においては、回路動作を停止する部分への電源供給を 遮断するように構成しているため、セルフリフレッシュ モード(スリープモード)時における消費電流を大幅に 低減するととができる。また、通常動作モード時には、 常時外部からの電源電圧が供給されるため、低しきい値 電圧MOSトランジスタにより高速動作が実現される。 【0141】[実施の形態3]図24は、この発明の実 施の形態3の半導体装置の構成を概略的に示す図であ る。図24においては、ロジック回路12に対し基板バ イアス電圧を発生するウェル電位発生回路51aが設け られ、またDRAMマクロ11のコラム系/周辺制御回 路14bに対し基板バイアス電圧を発生するウェル電位 発生回路51bが設けられる。 これらのウェル電位発生 回路51aおよび51bは対応の回路の基本領域へバイ アス電圧を印加し、ウェル電位制御回路55からのウェ ル電位制御信号SR1, SR2およびZSR1, ZSR 2によりその発生電位が切換えられる。

【0142】DRAMセルアレイ13およびリフレッシュ系回路14aのNウェル領域へは、常時、外部電源電圧EV3およびEV4がそれぞれNウェル電圧として供給される。Pウェル領域には、図示しない接地電圧がまたこれらのDRAMセルアレイ13およびリフレッシュ系回路14bに与えられる。とこで、DRAMセルアレイ13のPウェル(基板領域)へ、負電圧Vbbが基板バイアス電圧として与えられてもよい。

【0143】図25は、図24に示すウェル電位発生回路51aおよび51bの構成を概略的に示す図である。 これらのウェル電位発生回路51aおよび51bは、同じ回路構成を有するため、図25において1つのウェル電位発生回路51を代表的に示す。

【0144】図25においては、PチャネルMOSトラ ンジスタが形成されるNウェル(基板領域)に印加され る電圧VSNを発生する部分の構成を示す。図25にお いて、ウェル電位発生回路51は、外部電源電圧EVか ら、この外部電源電圧EVよりも高い昇圧電圧Vppを 発生するVpp発生回路57と、制御信号SRPがLレ ベルのとき導通し、外部電源電圧EVを通過させるPチ ャネルMOSトランジスタ56aと、制御信号ZSRP 40 がしレベルのとき導通し、Vpp発生回路57からの昇 圧電圧Vppを通過させるPチャネルMOSトランジス タ56bを含む。これらのMOSトランジスタ56aお よび56bからの電圧がウェル電圧VSNとして対応の 回路に形成されたPチャネルMOSトランジスタのウェ ル領域(基板領域)へ与えられる。制御信号SRPは、 外部電源電圧EVと接地電圧Vssの電圧レベルの間で 変化し、制御信号ZSRPは、接地電圧Vssと昇圧電 圧Vppの間で変化する。

【0145】図26は、図24に示すウェル電位発生回

路51の、対応の回路内のNチャネルMOSトランジスタが形成されるPウェル(基板領域)へ印加されるウェル電位VSPを発生する部分の構成を概略的に示す図である。図26において、ウェル電位発生回路51は、外部電源電圧EVから負電圧Vbbを発生するVbb発生回路58と、制御信号ZSRNがHレベルのとき導通し、接地電圧Vssを通過させるPチャネルMOSトランジスタ56cと、制御信号SRNがHレベルのとき導通し、Vbb発生回路58からの負電圧Vbbを通過させるNチャネルMOSトランジスタ56dを含む。これらのMOSトランジスタ56cおよび56dから与えられる電圧VSPが、基板バイアス電圧として対応の回路内のNチャネルMOSトランジスタが形成されるPウェル(基板領域)へ与えられる。制御信号SRNおよびZSRNは、電源電圧EVと負電圧Vbbo間で変化する。

【0146】セルフリフレッシュモード時においては、制御信号ZSRPが接地電圧Vssレベル、制御信号SRPが昇圧電圧Vppレベルとなり、MOSトランジスタ56bがオン状態、MOSトランジスタ56aがオフ状態となり、Nウェルへ、昇圧電圧Vppが印加される。したがって、PチャネルMOSトランジスタのしきい値電圧の絶対値が大きくなり、リーク電流が抑制される。

【0147】また図26に示すように、セルフリフレッシュモード時において、制御信号SRNが外部電源電圧 EVレベル、制御信号ZSRNが負電圧Vbbレベルとなり、MOSトランジスタ56dがオン状態、MOSトランジスタ56cがオフ状態となり、Pウェル電位VS Pは、負電圧Vbbレベルとなる。したがって、セルフリフレッシュモード時NチャネルMOSトランジスタの基板パイアスが深くなり、そのしきい値電圧が大きくなり、リーク電流が低減される。

【0148】通常動作モード時においては制御信号SRPが接地電圧Vssレベル、制御信号ZSRPが昇圧電圧Vppレベルとなり、MOSトランジスタ56aがオン状態、MOSトランジスタ56bがオフ状態となり、Nウェルの電位VSNは外部電源電圧EVレベルとなる。

0 【0149】同様、図26において、制御信号SRNが 負電圧Vbbレベル、制御信号ZSRNが外部電源電圧 EVレベルとなり、MOSトランジスタ56dがオフ状態、MOSトランジスタ56cがオン状態となり、Pウェル電位VSPは、接地電圧Vssレベルとなる。これにより、低しきい値電圧MOSトランジスタが実現され高速動作が実現される。

【0150】なお、この図25から図26に示すウェル電位発生回路51に対し制御信号を発生する部分の構成は、図14に示す構成を利用することができる。また、電源回路も同様セルフリフレッシュモード(スリープモ

ード)と通常モード(ノーマルモード)において電源のオン/オフまたはインピーダンスの調整が実行される(実施の形態1または2を利用)。なお、外部電源電圧をセルフリフレッシュモード(スリーブモード)時に遮断する場合、特に、このウェル電位を制御する必要はない(リーク経路は存在しないため)。

35

【0151】以上のように、との発明の実施の形態3に 従えば、セルフリフレッシュモード(スリープモード) 時において、回路動作が停止される回路部分のウェル

(基板領域)電位の絶対値を大きくしているため、回路 10 内の構成要素の低しきい値電圧のMOSトランジスタの しきい値電圧の絶対値を大きくすることができ、オフリーク電流を低減することができ、消費電流を低減することができる。

【0152】[実施の形態4]図27は、この発明の実施の形態4に従う半導体装置の全体の構成を概略的に示す図である。図27に示す構成においては、DRAMセルアレイ13へは外部電源電圧EV3が与えられ、またリフレッシュ系回路14aには、外部電源電圧EV4が与えられる。ロジック回路12へは、制御信号SR1に 20応答する電源トランジスタ31aを介して外部電源電圧EV1が動作電源電圧として与えられる。コラム系/周辺制御回路14bへは、制御信号SR2に応答する電源トランジスタ31bを介して外部電源電圧EV2が動作電源電圧として与えられる。

【0153】DRAMマクロ11においては、さらに、 とのリフレッシュ系回路14aおよびDRAMセルアレイ13のウェル電圧(基板領域の電圧)VsubrおよびVsubmの電圧レベルを制御するウェル電源回路6 のが設けられる。他の構成は、図6に示す構成と同じであり、対応する部分には同一参照番号を付す。また電源制御回路25が、制御信号SR1およびSR2をともに 生成しているが、との電源制御回路25は、電源トランジスタ31aおよび31bそれぞれに対応して別々に設けられてもよい。

【0154】ウェル電源回路60の具体的構成は、たとえば図14に示す構成と同じであり、リフレッシュ系回路14aに含まれるSR制御回路20からのセルフリフレッシュモード指示信号SRに従って各回路基板領域へ印加されるウェル電圧VsubrおよびVsubmの絶40対値を大きくする。図14の回路においてウェル電圧をWnおよびのWpをそれぞれNウェル電位VSNおよびPウェル電位VSPに変更することにより、この図27に示すウェル電源回路60の構成が実現される。DRAMセルアレイ13およびリフレッシュ系回路14aぞれのウェル電圧VsubrおよびVsubmの絶対値は、それぞれの回路特性に応じて適当な値に設定される。

【0155】[変更例] 図28は、図27に示すウェル がHレベルとなる。したがって、切換回路60fにおい 電源回路60の変更例の構成を示す図である。この図2 50 てMOSトランジスタPT3がオン状態、MOSトラン

8に示すウェル電源回路は、DRAMセルアレイ13のたとえばメモリセルが形成されるPウェルの電圧VSPを調整する。

【0156】図28において、DRAMセルアレイ13 に対するウェル電源回路60は、外部電源電圧EV3に 従って昇圧電圧Vppを発生するVpp発生回路60a と、外部電源電圧EV3を一方動作電源電圧として受け て動作し、接地電圧よりも低い負電圧Vbb1を発生す るVbbl発生回路60bと、外部電源電圧EV3を動 作電源電圧として受けて動作し、負電圧Vbb1よりも 絶対値の小さな負電圧Vbb2を発生するVbb2発生 回路60cと、昇圧電圧Vppおよび接地電圧Vssを 両動作電源電圧として受けて動作し、セルフリフレッシ ュモード指示信号SR3の電圧レベルを変換して制御信 号 φ p および / φ p を生成する レベル変換回路 6 0 d と、外部電源電圧EV3と負電圧Vbblを両動作電源 電圧として動作し、セルフリフレッシュモード指示信号 SR3のレベルを変換して切換制御信号φnおよび/φ nを生成するレベル変換回路60eと、レベル変換回路 60dからの切換制御信号 φp および / φp に従って外 部電源電圧EV3および昇圧電圧Vppの一方を選択し てNウェルへ印加されるNウェル電圧VSNを生成する 切換回路60fと、レベル変換回路60eからの切換制 御信号φnおよび/φnに従って負電圧Vbb1および Vbb2の一方を選択してPウェルへ印加されるPウェ ル電圧VSPを生成する切換回路60gを含む。

【0157】切換回路60fは、切換制御信号のpがLレベルのとき導通し、昇圧電圧Vppを伝達するPチャネルMOSトランジスタPT3と、切換制御信号/のpがLレベルのとき導通し外部電源電圧EV3を伝達するPチャネルMOSトランジスタPT4を含む。MOSトランジスタPT3およびPT4の一方により、Nウェル電圧VSNが生成される。

【0158】切換回路60gは、切換制御信号ΦnがHレベルのとき導通し、負電圧Vbb2を伝達するNチャネルMOSトランジスタNT3と、切換制御信号/ΦnがHレベルのとき導通し、負電圧Vbb1を伝達するNチャネルMOSトランジスタNT4を含む。これらのMOSトランジスタNT3およびNT4が伝達する電圧がPウェル電圧VSPとなる。

【0159】なお、Vpp発生回路60a、Vbb1発生回路60bおよびVbb2発生回路60cは、それぞれキャパシタのチャージポンプ動作を利用する回路により所望電圧を生成する。次に、この図28に示す回路の動作を図29に示す信号波形図を参照して説明する。

【0160】セルフリフレッシュモード時において、セルフリフレッシュモード指示信号SR3がHレベルとなり、切換制御信号φpがLレベル、切換制御信号/φp.がHレベルとなる。したがって、切換回路60fにおいてMOSトランジスタPT3がオン状態 MOSトラン

ジスタPT4がオフ状態となり、Nウェル電圧VSNは
昇圧電圧Vppレベルとなる。一方レベル変換回路60eは、このセルフリフレッシュモード指示信号SR3の立上がりに応答して切換制御信号のnを負電圧Vbb1レベルのLレベル、切換制御信号のnを外部電源電圧EV3のHレベルに設定する。したがって、切換回路60gにおいては、MOSトランジスタNT3がオフ状態、MOSトランジスタNT4がオン状態となり、Pウェル電圧VSPとして負電圧Vbb1が伝達される。MOSトランジスタNT3はゲート電圧が負電圧Vbb1レベルであり、そのソース電位がPウェル電圧VSPと同じ電圧レベルであり、オフ状態を維持する。

【0161】通常動作モード時(ノーマルモード時)においては、セルフリフレッシュモード指示信号SR3が Lレベルとなり、切換制御信号 Φpが昇圧電圧VppレベルのHレベル、切換制御信号 / Φpが接地電圧レベルのLレベルとなり、Nウェル電圧VSNは、切換回路60fのオン状態のMOSトランジスタPT4により外部電源電圧EV3の電圧レベルになる。

【0162】一方、レベル変換回路60eは切換制御信 号φnを外部電源電圧EV3のHレベル、切換制御信号 /φnを負電圧VbblレベルのLレベルに設定する。 したがって、切換回路60gにおいて、MOSトランジ スタNT3がオン状態、MOSトランジスタNT4がオ フ状態となり、Pウェル電圧VSPとして、負電圧Vb b2が伝達される。したがって、セルフリフレッシュモ ード時、Nウェル電圧VSNおよびPウェル電圧VSP は、通常動作モード時よりもその絶対値が大きくされて おり、より深いバイアス状態となり、アレイおよび回路 内のMOSトランジスタのオフリーク電流を低減する。 【0163】[リフレッシュ系回路の構成]図30は、 図27に示すリフレッシュ系回路の構成を概略的に示す 図である。セルフリフレッシュモード時においては通常 動作モード時とウェル電位が異なることにより、MOS トランジスタのしきい値電圧およびドレイン電流が変化 し、応じて回路性能が変化する。したがって、通常動作 モード時と同じタイミングでロウ系回路を動作させた場 合、メモリセルデータのリフレッシュを正確に行なうと とができなくなることが考えられる。このウェル電位変 化を補正する機能を、図30および図31に示すリフレ ッシュ系回路は備える。

【0164】図30においては、リフレッシュ系回路14aに含まれるSR制御回路20の構成を概略的に示す。図30において、SR制御回路20は、外部から与えられる動作モード指示信号(コマンド)CMDに従ってセルフリフレッシュモード検出回路20aと、セルフリフレッシュモード検出回路20aからのセルフリフレッシュモード検出回路20aからのセルフリフレッシュモード検出信号に応答して起動され、所定の時間間隔でリフレッシュ要求信号φrefを発生するタイマ50

20 bと、タイマ20 bからのリフレッシュ要求信号 ø r e f に従って所定の時間幅を有するワンショットのアレイ活性化信号RACT (ACT)を発生するセルフリフレッシュ設定回路20 c と、セルフリフレッシュモード時起動され、このセルフリフレッシュ設定回路20 c からのアレイ活性化信号RACT (ACT) の非活性化に答して、そのカウント値を1増分してリフレッシュ行を示すリフレッシュアドレスRFADを出力するアドレスカウンタ20 dと、セルフリフレッシュモード検出回路20 a からのセルフリフレッシュモード検出回路20 a からのセルフリフレッシュモード検出信号に応答して、外部からのアクセス動作(列選択動作)を禁止する外部アクセス禁止回路20 e を含む。

【0165】との図30に示すSR制御回路20へは、 図27に示す外部電源電圧EV4が常時与えられ、また 構成要素のMOSトランジスタのウェル電圧が図27に 示すウェル電源回路60の制御の下に制御される。した がって、セルフリフレッシュモード時において、MOS トランジスタのしきい値電圧の絶対値が変化した場合、 タイマ20 bの出力するリフレッシュ要求信号 φ R E F の周期およびセルフリフレッシュ設定回路20cからの アレイ活性化信号RACT(図22の信号ACTに対 応) の活性化期間が変化する。しかしながら、このセル フリフレッシュモード時に設定されるウェル電位に応じ て予めタイマ20bおよびセルフリフレッシュ設定回路 20 cの動作パラメータを設定することにより、所定の 周期でセルフリフレッシュ要求信号 6 r e f を生成し、 かつ一定のたとえば700nsの時間幅を有するアレイ 活性化信号RACTを発生することができる。この図3 **0 に示すS R制御回路20は、セルフリフレッシュモー** ドが設定されたときに動作し、通常動作モード時には動 作しないため、通常動作モード時におけるアクセス動作 に何ら影響は及ぼさない。

【0166】図31は、図27に示すロウ系回路21の 構成を概略的に示す図である。図31において、ロウ系 回路21は、セルフリフレッシュモード時、図30に示 すセルフリフレッシュ設定回路20cからのアレイ活性 化信号RACTの活性化に応答してロウデコーダ活性化 信号RDEを発生するロウデコーダ活性化回路21a と、ロウデコーダ活性化回路21aからのロウデコーダ 活性化信号RDEの活性化に応答して所定期間経過後ワ ード線ドライブ信号MRXを発生するワード線ドライブ 活性化回路21bと、ワード線ドライブ活性化回路21 bからのワード線ドライブ信号MRXの活性化に応答し て所定期間経過後センスアンプ活性化信号MSAEを活 性化するセンスアンプ活性化回路21cと、セルフリフ レッシュモード指示信号SR3によりその遅延時間が変 更され、ワード線ドライブ活性化回路21bからのワー ド線ドライブ信号MRXを設定された時間遅延してワー ド線ドライブ信号RXを生成する可変遅延回路21e と、セルフリフレッシュモード指示信号SR3によりそ

の遅延時間が調整され、センスアンプ活性化回路21 c からのセンスアンプ活性化信号MSAEに従ってセンスアンプ活性化信号SAEを生成する可変遅延回路21 f と、可変遅延回路21 f からのセンスアンプ活性化信号 SAEの非活性化に応答してビット線プリチャージ/イコライズ指示信号BPEを活性化するビット線プリチャージ/イコライズ活性化回路21 dを含む。

【0167】これらのワード線ドライブ活性化回路21b、センスアンブ活性化回路21cおよびプリチャージノイコライズ活性化回路21dはアレイ活性化信号RACTの非活性化に応答してそれぞれ所定のタイミングで対応の信号MRX、MSAE、およびBPEを非活性化する。

【0168】可変遅延回路21eおよび21fは、セルフリフレッシュモード指示信号SR3が活性状態にありセルフリフレッシュモード時には、その遅延時間を長くし、通常動作モード時には、その遅延時間は短くされる。

【0169】ロウ系回路21は、さらに、ロウデコーダ 活性化回路21aからのロウデコーダ活性化信号RDE 20 の活性化に応答して活性化され、図30に示すアドレス カウンタ20dからのリフレッシュアドレスRFADを デコードするロウデコーダ21gと、ロウデコーダ21 gからのデコード信号と可変遅延回路21eからのワー ド線ドライブ信号RXとに従ってアドレス指定された行 に対応するワード線WLを選択状態へ駆動するワード線 ドライバ21hと、DRAMセルアレイ13の各列(ビ ット線対) BLPにそれぞれ対応して設けられ、ビット 線プリチャージ/イコライズ指示信号BPEに従ってビ ット線対BLPの電位を所定の電圧レベルにプリチャー ジしかつイコライズするビット線プリチャージ/イコラ イズ回路21jと、センスアンプ活性化信号SAEの活 性化時活性化され、DRAMセルアレイ13のピット線 対BLPへの電位を差動増幅するセンスアンプ回路21 iを含む。

【0170】とのDRAMセルアレイ13に対して設けられるセンスアンプ回路21iは図27に示す外部電源電圧EV3を動作電源電圧として消費し、ビット線プリチャージ/イコライズ回路21jは、このDRAMセルアレイ13に与えられる外部電源電圧EV3から生成される中間電圧レベルに、ビット線対BLPをプリチャージしかつイコライズする。この図31に示す残りのロウ系回路要素は、図27に示す外部電源電圧EV4を動作電源電圧として受けて動作する。

【0171】次に、との図30および図31に示すリフレッシュ系回路14aの動作を図32に示す信号波形図を参照して説明する。

【 0 1 7 2 】セルフリフレッシュモード時においては、 セルフリフレッシュモード指示信号SR3がHレベルの 活性状態となる。このセルフリフレッシュモード指示信 50 号SR3は、図30に示すセルフリフレッシュモード検 出回路20aにより生成される。外部アクセス禁止回路 20eは、このセルフリフレッシュモード指示信号SR 3の活性化時、外部アクセス(外部からのアクセスコマ

ンドの受付)を禁止する。

【0173】とのセルフリフレッシュモード時において、所定の時間が経過すると、所定の周期でタイマ20 bがリフレッシュ要求信号 ørefを発生する。セルフリフレッシュ設定回路20cは、リフレッシュ要求信号 ørefが発生(活性化)されると、所定の時間幅を有するワンショットのバルス信号をアレイ活性化信号RACTとして出力する。

【0174】とのアレイ活性化信号RACTの活性化に 従って、図31に示すロウデコーダ活性化回路21aが ロウデコーダ活性化信号R DEを活性化する。ロウデコ ーダ21gへは、図30に示すアドレスカウンタ20d からのリフレッシュアドレスRAFDが図示しないマル チプレクサを介して与えられており、ロウデコーダ21 gがこのリフレッシュアドレスRFADをデコードす る。このデコード動作と並行して、プリチャージ/イコ ライズ活性化回路21 dは、ビット線プリチャージ/イ コライズ指示信号BPEを非活性状態のLレベルとし、 図31に示すビット線プリチャージ/イコライズ回路2 1 j がピット線対のプリチャージ/イコライズ動作を停 止する。ロウデコーダ活性化信号RDEが活性化される と、所定時間経過後、ワード線ドライブ活性化回路21 bからのワード線ドライブ信号MRXが活性状態へ駆動 される。可変遅延回路21 eは、セルフリフレッシュモ ード時、その遅延時間が長くされており、ワード線ドラ イブ活性化回路21bからのワード線ドライブ信号MR Xを所定時間遅延してワード線ドライブ信号RXを活性 状態へ駆動する。したがって、ロウデコーダ21gは、 MOSトランジスタのしきい値電圧の絶対値が大きくな ったため、そのデコード時間が長くなった場合において も、確実に、ワード線ドライバ21hに対し、ワード線 ドライブ信号RXを与え、ロウデコーダ21gからのデ コード信号が確定状態となった後にワード線の活性化を 行なうことができる。

【0175】ワード線ドライブ信号RXの活性化に従って選択ワード線WLの電圧レベルが上昇すると、ビット線対BLPにメモリセルMCのデータが読出される。図32においては、Hレベルデータがピット線対BLPに読出されたときのピット線対BLPの信号波形を示す。セルフリフレッシュモード時、メモリセルの基板領域も、そのバイアスが深くされており、メモリセルトランジスタのしきい値電圧は大きくなっている。したがって、セルフリフレッシュモード時、ピット線対BLPに現われる電位変化は通常動作モード時よりもゆるやかである。しかしながら、センスアンブ活性化回路21cが、センスアンブ活性化信号MSAEを活性化しても、

可変遅延回路21fがセンスアンプ活性化信号FAEの活性化タイミングを遅らせている(図32において矢印で示す)。したがって、ビット線対BLPの電位が十分に拡大した後に、センスアンプ回路21iが活性化されてセンス動作を行なう。これにより、メモリセルデータのリフレッシュが確実に実行される。

【0176】所定時間が経過すると、図30に示すセル フリフレッシュ設定回路20 cからのアレイ活性化信号 RACTが非活性状態へ駆動される。このアレイ活性化 信号RACTの非活性化に応答してアドレスカウンタ2 0 dが、そのリフレッシュアドレスRFADのアドレス 値を1増分する。この非活性化に応答してロウデコーダ 活性化回路21aからのロウデコーダ活性化信号RDE が非活性状態へ駆動され、ロウデコーダ21gが非活性 状態となり、デコード動作を完了する。このデコード動 作完了時においても、ロウデコーダ21gの内部ノード のプリチャージ時間が遅れることが考えられる (セルフ リフレッシュモード時)。しかしながら、この場合にお いても、可変遅延回路21eからのワード線ドライブ信 号RXは、その非活性化が遅らされており、ロウデコー ダ21gの非活性化に従って選択ワード線を個別に非選 択状態へ駆動することができる。

【0177】また、センスアンブ活性化信号SAEも、
との可変遅延回路21fにより、ワード線WL(ワード
線ドライブ信号RX)が非活性状態となった後に非活性
化され、センス動作を完了する。このセンス動作が完了
した後、センスアンブ活性化信号SAEの非活性化に応
答して図31に示すプリチャージ/イコライズ活性化回
路21dがピット線プリチャージ/イコライズ指示信号
BPEを活性状態へ駆動する。したがって、この状態に
おいてセンスアンプ回路の動作が遅い場合においても、
確実に、センスアンプ回路のセンス動作が完了した後
に、ビット線対BLPのプリチャージ/イコライズ動作
を行なうことができる。

【0178】なお、図32において信号波形内において 右向き矢印で示すのは、信号が可変遅延回路21eおよび21fによりその変化タイミングが遅れることを示 す。

【0179】図33は、図31に示す可変遅延回路21 e および21fの構成の一例を示す図である。可変遅延回路21e および21fは同じ構成を有し、その遅延時間が異なるだけであり、図33においては、センスアンプ活性化信号SAEに対して設けられた可変遅延回路21fは、センスアンプ活性化回路21cからのセンスアンプ活性化信号MSAEを所定時間遅延する遅延回路61aと、セルフリフレッシュモード指示信号SR3の活性化時導通し、遅延回路61aの出力信号を通過させるCMOSトランスミッションゲート61bと、セルフリフレッシュモード指示信号SR3の非活性化時導通し、センスア

ンプ活性化回路21cからのセンスアンプ活性化信号M SAEを通過させるCMOSトランスミッションゲート 61cを含む。

【0180】とれらのCMOSトランスミッションゲート61bおよび61cから、センスアンプ回路へ与えられるセンスアンプ活性化信号SAEが出力される。遅延回路61aは、たとえば偶数段のインバータで構成され、その遅延時間は予め定められる。

【0181】との図33に示す可変遅延回路21fと同様の構成を、図31に示す可変遅延回路21eが有している(実際の遅延時間が異なる)。したがって、セルフリフレッシュモード時、ウェル電位の絶対値を高くして、MOSトランジスタのしきい値電圧の絶対値が高くされた場合において、リフレッシュ系回路の動作速度が低下する場合においても、リフレッシュを行なうためのタイミング信号の活性化タイミングを遅延させることにより、この回路動作速度低下を抑制し、正確にリフレッシュを行なうことができる。

【0182】通常動作モード時においては、センスアンプ活性化信号SAEは、センスアンプ活性化回路21cからのセンスアンプ活性化信号MSAEに従って生成される。このときは、遅延は存在しないため、ウェル電位の絶対値が小さくされた場合、高速で動作することができ、通常動作モード時に、悪影響を及ぼすことはない。この通常モード時には、ロウデコーダ活性化回路21aへ、アレイ活性化信号RACTに代えて、外部信号に従ってアレイ活性化信号 (ACT) が生成されて与えられる。

【0183】以上のように、この発明の実施の形態4に 従えば、セルフリフレッシュモード時、リフレッシュに 関連する部分に対してのみ電源電圧を供給し、他回路に 対しては電源をオフ状態とし、かつリフレッシュ動作に 関連する回路部分のウェル電位の絶対値を大きくしてい るため、スタンバイ状態時における消費電流をより低減 することができる。

【0184】 [実施の形態5] 図34は、この発明の実施の形態5に従う半導体装置の構成を概略的に示す図である。図34においては、DRAMマクロ11に含まれるSR制御回路20およびコラム系/周辺制御回路14bの部分の構成を示す。

【0185】図34において、SR制御回路20は、動作モード指示信号(コマンド)CMDに従ってセルフリフレッシュモードが指定されたことを検出するセルフリフレッシュモード検出回路20aからのセルフリフレッシュモード検出回路20aからのセルフリフレッシュモード指示信号SRに従って計時動作を行ない、所定期間ごとにリフレッシュ要求信号φrefを出力するタイマ20bと、図示しないセルフリフレッシュ設定回路

トランスミッションゲート61bと、セルフリフレッシ (図30参照)の制御の下にカウント値を増分または減 ュモード指示信号SR3の非活性化時導通し、センスア 50 分してリフレッシュアドレスRFADを出力する退避キ

ャパシタ付アドレスカウンタ20 daを含む。

【0186】セルフリフレッシュモート検出回路20aは、セルフリフレッシュモード時その記憶内容がキャパシタに退避される退避キャパシタ付フリップフロップ62を含む。退避キャパシタ付アドレスカウンタ20daは、セルフリフレッシュモード時そのカウント値がキャパシタに退避される。

【0187】コラム系/周辺制御回路14bは、モード指示信号MDに従って各種動作モードを指定する動作バラメータを格納する退避キャパシタ付モードレジスタ63を含む。このモードレジスタ63は、データ出力モードとして、トランスペアレント出力モード、レジスタ出力モードおよびラッチ出力モードのいずれかを設定する出力モード指示信号OMDと、リード/ライト指示信号が与えられてから有効データが出力されるまでに必要とされるクロックサイクル期間を示すコラムレイテンシCLおよび1つの列アクセスコマンドにより連続して出力されるデータの数を表わすパースト長データBTLを格納しかつ出力する(DRAMマクロは、クロック同期型DRAMを想定する)。

【0188】セルフリフレッシュモード時においても、フリップフロップ62、アドレスカウンタ20daおよびモードレジスタ63の格納データ/信号は、確実に保持する必要がある。通常のラッチ回路およびフリップフロップ回路においては、保持データの"0"および

"1"の論理レベルに従って、1ビット当り記憶ノードの状態が2種類存在する。したがって、従来のような階層電源構成(オフリーク電流低減回路)を適用することができない。これは、保持データのどちらか一方の側において、オフリーク電流が流れる経路が必ず存在するため、スタンバイ電流を低減することができなくなるためである。

【0189】との図34に示す退避キャバシタ付フリップフロップ62、退避キャパシタ付アドレスカウンタ20daおよび退避キャパシタ付モードレジスタ63を利用するととにより、これらの回路への電源電圧EVの供給を遮断し、電源遮断状態時に、キャパシタに記憶情報を退避させる。リフレッシュ動作が実行されるときに、退避キャパシタに退避した情報についてもリフレッシュ動作を実行する。これにより、セルフリフレッシュモード時におけるオフリーク電流を低減する。

【0190】タイマ20bは、セルフリフレッシュモード時、計時動作を行なう必要があり、このセルフリフレッシュモードの間、常時動作電源電圧が供給される。

【0191】図35は、図34に示す退避キャパシタ付フリップフロップ62、退避キャパシタ付アドレスカウンタ20daおよび退避キャパシタ付モードレジスタ63の構成の一例を示す図である。図35において、1ビットのデータを格納するレジスタ回路の部分を代表的に示す。

44

【0192】図35において、退避キャパシタ付レジス タ回路は、アレイ活性化指示信号RACTの反転信号/ RACTがLレベルのとき導通するPチャネルMOSト ランジスタPT5と、MOSトランジスタPT5と記憶 ノードSND1の間に接続されかつそのゲートが記憶ノ ードSND2に接続されるPチャネルMOSトランジス タPT6と、記憶ノードSND1と接地ノードの間に接 続され、かつそのゲートが記憶ノードSND2に接続さ れるNチャネルMOSトランジスタNT5と、MOSト ランジスタPT5と記憶ノードSND2の間に接続さ れ、かつそのゲートが記憶ノードSND1 に接続される PチャネルMOSトランジスタPT7と、記憶ノードS ND2と接地ノードの間に接続されかつそのゲートが記 憶ノードSND1に接続されるNチャネルMOSトラン ジスタNT6を含む。これらのMOSトランジスタPT 6、PT7およびNT5、NT6は、動作時インバータ ラッチ回路を構成する。

【0193】退避キャパシタ付レジスタ回路は、さら に、キャパシタC1およびC2と、転送制御信号ZRA CTがHレベルのとき導通し、キャパシタC1およびC 2をそれぞれ、記憶ノードSND1およびSND2に接 続するNチャネルMOSトランジスタNT7およびNT 8を含む。キャパシタC1およびC2は、MOSトラン ジスタのゲート容量を利用するMOSキャパシタで構成 される。次に、この図35に示す退避キャパシタ付レジ スタ回路の動作を、図36に示す信号波形図を参照して 説明する。

【0194】通常動作モード(ノーマルモード)時においては、セルフリフレッシュモード指示信号SRはLレベルであり、図34に示すタイマ20bは起動されない。この状態においては、外部から与えられる行アクセス指示信号に従って、コラム系/周辺制御回路がアレイ活性化信号ACTを生成して、ロウ系回路へ与え、行選択動作を実行する。このアレイ活性化信号ACTが活性状態の間、DRAMセルアレイは活性状態にある(選択ワード線が選択状態に維持される)。この通常モード時においては、信号/RACTはLレベルのセルフリフレッシュモード指示信号SRによりLレベルとなり、MOSトランジスタPT5がオン状態となり、この退避キャバシタ付レジスタ回路が動作し、記憶ノードSND1およびSND2には、図示しない回路から書込まれたデータが格納されて保持される。

【0195】記憶ノードSND1およびSND2の電圧 レベルが記憶情報に応じて安定化すると、MOSトラン ジスタPT6、PT7、NT5およびNT6は、CMO Sインバータラッチを構成しており、オフリーク電流I offが流れるだけである。転送制御信号ZRACTは Lレベルであり、MOSトランジスタNT7およびNT 8はオフ状態を維持する。したがって、通常モード時に 50 おいては、この退避キャパシタ付レジスタ回路において

は記憶ノードSND1およびSND2の保持データは、 MOSトランジスタPT6、PT7、NT5およびNT 6により保持される。

【0196】セルフリフレッシュモード時においては、 セルフリフレッシュモード指示信号SRがHレベルとな り、信号/RACTは、図34亿示すセルフリフレッシ ュ設定回路20cからのアレイ活性化信号RACTの反 転信号となる。セルフリフレッシュモード時におけるア レイスタンバイサイクル時においては、信号/RACT がHレベルとなり、MOSトランジスタPT5がオフ状 10 態となる。したがって、この状態においては、オフリー ク電流は生じないかまたは極めて小さい。なお、セルフ リフレッシュモードに入ったとき、転送制御信号ZRA CTが所定期間 (リフレッシュサイクル期間) 活性化さ れ、記憶ノードSND1およびSND2の記憶データが キャパシタC1およびC2に転送され、レジスタ回路の データがキャパシタC1, С2に退避される。したがっ て、MOSトランジスタPT5がオフ状態となり、記憶 ノードSND1 およびSND2の電圧レベルが接地電圧 レベルに放電されても、キャパシタC1およびC2に情 報が記憶される。

【0197】所定周期でリフレッシュが実行される。と のリフレッシュ動作時、まず転送制御信号ZRACTが Hレベルに立上がり、MOSトランジスタNT7および NT8がオン状態となり、キャパシタC1およびC2の 記憶情報が記憶ノードSND1およびSND2にそれぞ れ伝達される。次いで、制御信号/RACTがアレイ活 性化信号RACTに従ってLレベルに駆動され、Pチャ ネルMOSトランジスタPT5がオン状態となり、MO SトランジスタPT6、PT7、NT5およびNT6が 30 動作し、記憶ノードSND1およびSND2に転送され た情報をラッチする。これにより、キャパシタC 1 およ びC2の記憶情報がリフレッシュされ、またキャパシタ C1およびC2に再書込される。リフレッシュ動作が完 了すると、アレイ活性化信号RACTがLレベルに立下 がり、応じて制御信号/RACTがHレベルとなり、レ ジスタ回路の電流経路が遮断され、また転送用のMOS トランジスタNT7およびNT8がオフ状態となり、キ ャパシタC1およびC2が記憶ノードSND1およびS ND2から切り離される。

【0198】したがって、との図35に示す構成を利用することにより、セルフリフレッシュモード時、保持すべき情報を確実にメモリセルデータのリフレッシュ周期でリフレッシュして保持することができ、またセルフリフレッシュモード時におけるスタンバイサイクル時には、電流源のMOSトランジスタPT5がオフ状態となり、リーク電流を低減でき、応じて消費電流を低減することができる。

【0199】なお、図36に示す信号波形図において タを直列指は、ノーマルモード時においては、MOSトランジスタ 50 てもよい。

PT5がオン状態を維持している。しかしながら、この 通常モード時においても、制御信号/RACTをアレイ アクティブ期間中のみしレベルとし、スタンバイサイク ル時においては、制御信号/RACTをHレベルとし、またこのとき転送制御信号ZRACTをHレベルとする 構成が利用されてもよい。通常モード時におけるオフリーク電流 I offの平均値を低減することができる (オフリーク電流 I offは、アレイアクティブ状態においてのみ生じるため)。

【0200】また、転送制御信号ZRACTは、セルフリフレッシュ設定回路20cからのアレイ活性化指示信号RACTで置き換えられてもよい。図35に示すゲート回路により、アレイ活性化信号RACTがHレベルとなり、MOSトランジスタNT7およびNT8がオン状態となると、このゲート回路の遅延により、制御信号/RACTがLレベルとなり、確実に、キャパシタC1およびC2の記憶情報が記憶ノードSND1およびSND2に転送された後に、レジスタ回路を動作させることができ、正確に記憶データのリフレッシュを実行することができる。

【0201】なお、セルフリフレッシュ設定回路20c に対しても、セルフリフレッシュモード指示信号SRが Lレベルのとき、電源電圧の供給が停止されるように構成されてもよい。

【0202】[変更例]図37は、この発明の実施の形態5の変更例の構成を示す図である。DRAMセルアレイ13においては、メモリセルMCが行列状に配列される。このメモリセルMCは、情報を記憶するためのメモリキャパシタCsと、ワード線WL上の信号電位に応答して導通し、メモリキャパシタCsをビット線BL(または図示しないビット線/BL)に接続するNチャネルMOSトランジスタで構成されるアクセストランジスタMTを含む。

【0203】退避キャパシタ付レジスタ回路は、記憶ノードSND1およびSND2の情報を記憶するCaおよびCbがメモリセルキャパシタCsと同一構造を有する。メモリセルキャパシタCsは、そのキャパシタ絶縁膜は極めて薄く、面積利用効率の優れたキャパシタである。このメモリセルキャパシタCsと同一構造のキャパシタCaおよびCbをデータ退避用キャパシタとして利用することにより、レジスタ回路の占有面積を低減することができる。

【0204】なお、メモリセルキャバシタCsは、通常セルプレート電極CPには、動作電源電圧の1/2の電圧が印加される。したがって、記憶ノードSND1およびSND2に外部電源電圧EVの電圧レベルが印加される場合、キャバシタCaおよびCbの耐圧を保証するため、メモリセルキャバシタCsと同一の構造のキャバシタを直列接続して、キャバシタCaおよびCbを実現してあたい

【0206】退避用キャパシタC a およびC b も、このメモリセルキャパシタC s と同一構造を有し、半導体基板上に形成されるストレージノード層と同一工程で形成される第1の電極層 75 a および 75 b 上にメモリセルキャパシタ絶縁膜と同一製造工程で形成されるキャパシタ絶縁膜 74 a および 74 b 上にセルブレート電極層 70と同一製造工程で形成される第2の電極層 73 a および 73 b とで形成される第2の電極層 73 a および 73 b が、それぞれ、記憶ノードSND1およびSND2に電気的に接続される。第1の電極層 75 a および 75 b が接地電圧を受ける。

【0207】との図38に示すように、セルブレート電極層70と第2の電極層73aおよび73bは同一製造工程で形成されており、膜厚および材料が同一である。また絶縁膜71、74aおよび74bも同一製造工程で形成されており、その膜厚および材料が同一である。同様、ストレージノード電極層72、および第1の電極層75aおよび75bも、同一製造工程で形成されており、膜厚および材料が同一である。

【0208】したがって、とのデータ退避用キャパシタ CaおよびCbをメモリセルキャパシタと同一製造工程 で形成することにより、何ら製造工程を増加させること なく面積利用効率の優れたキャパシタを実現することが できる。

【0209】なお、このキャパシタCaおよびCbは、メモリセルMCと同じ周期でリフレッシュされるため、メモリセルキャパシタCsと同程度の電荷保持特性を有 40していればよい。記憶ノードSND1およびSND2の寄生容量はピット線BLの寄生容量よりも小さいため、これらのキャパシタCaおよびCbの容量値が比較的小さくても、十分にMOSトランジスタPT6、PT7、NT5およびNT6がラッチすることのできる電位差を記憶ノードSND1およびSND2に生成することができる(レジスタ回路のインバータラッチはDRAMセルアレイのセンスアンプと同一構成)。

【0210】なお、上述の説明において、アドレスカウ FRGにおいて、Xアドレスのワード線のメモリセルが ンタ、セルフリフレッシュモード検出回路およびモード 50 リフレッシュされるインタバルは、全領域にわたってリ

レジスタの記憶データをセルフリフレッシュモード時リフレッシュするように構成している。しかしながら、セルフリフレッシュモード時において、その記憶データを保持する必要のあるレジスタ回路等であれば、との実施の形態5は適用可能である。また、DRAMマクロ内のレジスタ回路のみならず、ロジック回路内のレジスタであってもよい。

【0211】また、本実施の形態5は、階層電源構成と独立にセルフリフレッシュモードを有するDRAMに適用できる

【0212】以上のように、この発明の実施の形態5に従えば、セルフリフレッシュモード時、保持データをキャパシタに退避させ、所定周期でキャパシタの保持データをリフレッシュするように構成しているため、セルフリフレッシュモード時の消費電流をより低減することができる(レジスタ回路の電源を遮断するため)。

[0213] [実施の形態6] 図39は、この発明の実施の形態6に従うDRAMセルアレイ13の構成を概略的に示す図である。図39において、このDRAMセルアレイ13は、XアドレスがX=1~X=8Kの範囲を含む。このDRAMセルアレイ13の領域において、XアドレスがX=2K+1からX=4Kの領域RFRGのみに対しスリーブモード時(セルフリフレッシュチード時)にデータ保持を実行する(リフレッシュ動作を実行する)。このリフレッシュ領域RFRGは、スリーブモード時にデータ保持が必要な領域であり、残りの領域においては、特にデータが消失しても問題はない。たとえば、このリフレッシュ領域RFRGがロジック回路の作業領域として使用されており、この作業領域データを保持する必要がある場合などの状況に対応する。

【0214】との図39に示すDRAMセルアレイ13の構成において、たとえば図40に示すように、XアドレスがX=1~Kのアドレス全領域にわたってリフレッシュする場合、アレイ活性化信号RACTは、8K回発生され、かつXアドレスを1から8Kまで変化させることにより、このDRAMセルアレイ13のメモリセルのデータがリフレッシュされる。この場合、リフレッシュインタバル時間(リフレッシュが行なわれる間の時間)は、15.6µsであり、全体として、128ms(1K=1024)の期間が必要とされる。このサイクル(8Kリフレッシュ)を繰返し実行する。Xアドレスはそれぞれ、128msごとにリフレッシュされる。

【0215】一方、リフレッシュ領域RFRGのみをリフレッシュする場合、Xアドレスは、2K+1から4Kまで変化する。この範囲内の各Xアドレスをすべてのリフレッシュを行なうのに要する時間を128msに設定する。したがって、リフレッシュインタバル時間は5倍の62.4μsとなる。この場合、リフレッシュ領域RFRGにおいて、Xアドレスのワード線のメモリセルがリフレッシュされるインタバルは、全領域にわたってリ

フレッシュを行なう場合と同じ時間となり、十分にデー タ保持を行なうことができる。この場合、リフレッシュ インタバル時間が長くなるため、セルフリフレッシュモ ード時の消費電流を低減することができる。たとえば、 リフレッシュ領域RFRGのXアドレス方向の大きさが 1/n倍になると、基本的には、リフレッシュインタバ ル時間をn倍だけ長くして、巡回的に各ワード線のリフ レッシュ動作を行なう。とのリフレッシュ動作がワード 線を一巡して一周するのに要する時間が、リフレッシュ 領域RFRGとDRAMセルアレイ13全体とで同じと なるように制御する。これにより、各ワード線それぞれ についてリフレッシュ動作が行なわれる時間間隔が不変 となり、一定のデータ保持時間が保証される。リフレッ シュが実行される回数が1/nとなるため、消費電流が 1/n倍に低減される。たとえば、この図39に示す構 成の場合、リフレッシュ領域RFRGをXアドレス方向 の大きさはDRAMセルアレイ13のXアドレス方向の

【0216】図41は、との発明の実施の形態6のセル 20 フリフレッシュ制御回路20の構成を概略的に示す図で ある。図41において、セルフリフレッシュ(SR)制 御回路20は、リフレッシュ領域の下限Xアドレスを格 納する下限アドレスレジスタ80と、リフレッシュ領域 の上限Xアドレスを格納する上限アドレスレジスタ81 と、下限アドレスレジスタ80に格納された下限Xアド レスXLに初期値が設定されてカウント動作を行なって リフレッシュアドレスRFADを生成するリフレッシュ アドレスカウンタ82と、リフレッシュアドレスカウン タ82からのリフレッシュアドレスRFADと上限アド レスレジスタ81 に格納された上限XアドレスXUが一 致したか否かを判定する一致検出回路83を含む。この 一致検出回路83が一致を検出したとき、一致検出信号 φMTHに応答してリフレッシュアドレスカウンタ82 が初期値にリセットされる。

大きさの1/4であり、したがって、セルフリフレッシ

ュモード時の平均電流は1/4倍に低減される。

【0217】SR制御回路20は、さらに、とのリフレ ッシュ領域のサイズを示す情報を格納するブロックサイ ズ設定回路84と、ブロックサイズ設定回路84に格納 されたブロックサイズ指示情報に従ってそのカウントア ップ同期が設定されてカウント動作を行なうタイマ85 を含む。

【0218】ブロックサイズ設定回路84は、DRAM セルアレイ13の全体のXアドレスの領域から、リフレ ッシュ領域のXアドレスの割合を示す情報を格納する。 タイマ85は、たとえばキャパシタの充放電により計時 動作を行なう場合、タイマ85が、キャパシタの充放電 により時間間隔を計時する場合、複数のキャパシタを並 列に設け、ブロックサイズ設定回路84からのブロック サイズ指示情報に従って、との並列に接続されるキャバ シタの数を設定する。これにより、リフレッシュインタ 50 #7)は、3ピットの上位行アドレスRA13-RA1

バルを計測する場合の充放電時間を、調整することがで きる。たとえば、リフレッシュ領域が全体のDRAMセ ルアレイの全体のXアドレス方向の記憶領域の1/2の 場合、DRAMセルアレイ全体にわたってリフレッシュ を行なう場合に用いられるキャパシタと同じ容量値を有 するキャパシタを並列に1個さらに接続する。とれによ り、充放電用キャパシタの容量値が2倍となり、リフレ ッシュ要求信号φrefが発生されるインタバルを2倍 に設定することができる。これに代えて、計時期間が異 なるタイマ回路を複数個設け、ブロックサイズ設定回路 84からのブロックサイズ指示情報に従って1つのタイ マを選択するように構成されてもよい。

【0219】とれらの下限アドレスレジスタ80および ^

上限アドレスレジスタ81およびブロックサイズ設定回

路84へのデータの設定は、特定のコマンドを用いてレ ジスタ入力モードに設定して、特定のアドレス信号入力 ノードおよびデータ入出力ノードからの信号を用いてと れらの必要な情報を設定するように構成されればよい。 【0220】[リフレッシュアドレス発生部の構成2] 図42は、この発明の実施の形態6のSR制御回路20 におけるリフレッシュアドレス発生部の他の構成を概略 的に示す図である。図42において、SR制御回路20 は、セルフリフレッシュモード時にデータを保持するリ フレッシュ領域のブロックサイズを示す情報を格納する 保持ブロックサイズ設定回路86と、リフレッシュ領域 をブロック単位で特定する保持ブロックアドレスを格納 する保持ブロックアドレスレジスタ87と、保持ブロッ クサイズ設定回路86からのブロックサイズ特定信号B 乙に従ってリフレッシュアドレスカウンタ20bからの カウントアドレスCNADと保持ブロックアドレスレジ スタ87からの保持ブロックアドレスBAADを合成し てリフレッシュ行アドレスRFADを生成するアドレス 変換回路88と、保持ブロックサイズ設定回路86から の保持ブロックサイズ特定信号BZをデコードして、リ フレッシュインタバル期間を特定する信号のFを生成し てタイマ85へ与えるデコード回路88を含む。

【0221】保持ブロックサイズ設定回路86の設定す るブロックサイズに相当するアドレス信号ビットを、保 持ブロックアドレスレジスタ87からの保持ブロックア ドレスBAADで固定する。この保持ブロック内におけ る行指定するXアドレスビットを、リフレッシュアドレ スカウンタ20bからのカウントアドレスCNADで置 換する。したがって、アドレス変換回路88からのリフ レッシュアドレスRFADは、保持ブロックアドレスレ ジスタ87に格納された保持ブロックアドレスBAAD の示す領域内においてのみ変化する。

【0222】たとえば、図43に示すように、DRAM セルアレイが8個の行ブロックR#0-R#7に分割さ れる場合を考える。1つの行ブロックR#(R#0-R

1により特定される。たとえば、行ブロックR#0は、 アドレスピットRA13-RA11がすべて0のときに 指定される。保持ブロックサイズ設定回路86は、上位 アドレスピットのうち固定すべきアドレスピットを指定 する。たとえば最上位アドレスピットRA13を固定し た場合、行ブロックR#O-R#3または行ブロックR #4-R#7が特定される。これらの4つの行ブロック をリフレッシュ領域として、セルフリフレッシュが実行 される。いずれの行ブロックを選択するかは、保持ブロ ックアドレスレジスタ87に格納された保持ブロックア ドレスにより決定される。したがって、この図43に示 す構成の場合、行ブロック単位でリフレッシュ領域を設

定することができる。固定アドレスピットの数をさらに

多くすれば、行ブロック内におけるワード線群単位でリ

フレッシュ領域を決定することができる。

51

【0223】アドレス変換回路88は、図44に示すよ うに、保持ブロックサイズ設定回路86からのブロック サイズ特定情報BZに従って、指定された範囲内のアド レスピットを、保持ブロックアドレスレジスタ87から の保持ブロックアドレスBAADで固定する。残りの下 20 ビットそれぞれに対応して設けられる。 位アドレスピットをリフレッシュアドレスカウンタ20 bからのカウントアドレスCNADに従って設定する。 したがって、保持ブロックアドレスBAADにより特定 された領域内において、Xアドレスがリフレッシュアド レスカウンタ20bからのカウントアドレスCNADに 従って変化し、リフレッシュ領域内においてのみリフレ ッシュが実行される。次に、具体的構成について説明す る。

【0224】今、13ピットのXアドレスXA<13: 1>において、上位2ピットのXアドレスXA13およ 30 びXA12を固定することを考える。具体的に、(XA 13, XA12) = (0, 1) のアドレス空間をリフレ ッシュ領域として設定する。

【0225】まず図45に示すように、クロック信号C LKに従って、リフレッシュ領域設定モードを指定する コマンドを与える。とのコマンドが印加され、リフレッ シュ領域設定モードに入ると、次いで外部アドレスピッ トXA<13:1>を、この保持ブロックサイズを設定 するために、上位2ビットXA13およびXA12を "1"に設定し、残りの下位アドレスピットXA11-XA1をすべて"O"に設定する。これにより、保持ブ ロックサイズBZが特定される。すなわち、最上位2ビ ットのアドレスが、セルフリフレッシュモード時固定さ れることが特定される。

【0226】次のクロックサイクルにおいて、固定アド レスを特定するため、上位2ビットのアドレスXA13 およびХА12をそれぞれ"0"および"1"に設定 し、残りの下位アドレスピットXA11-XA1をすべ て "O" に設定する。これにより、(XA13, XA1 2) = (0, 1)のアドレス空間がリフレッシュ領域で 50 においては、CMOSトランスミッションゲート91が

あることが設定される。したがって、この状態において は、図46に示すように、リフレッシュアドレスRFA Dの上位2ピットが(0, 1)に固定され、残りの11 ビットの下位アドレスピットがリフレッシュアドレスカ ウンタカウント値に従って変化する。

【0227】との保持ブロックサイズ設定回路86およ び保持ブロックアドレスレジスタ87へのデータの設定 は、リフレッシュ領域設定モードが設定されたとき、保 持ブロックサイズ設定回路86を外部アドレス信号ビッ トを受けるように接続し、かつ次のサイクルで、保持ブ ロックアドレスレジスタ87を外部アドレス信号ピット を受けるように接続することにより実現される。

【0228】図47は、図42に示すアドレス変換回路 88の構成の一例を示す図である。アドレス変換回路8 8は、アドレスピットそれぞれに対応して設けられる選 択回路を含む。図47においては、1ピットのリフレッ シュ行アドレスRFAD<j>に対して設けられる選択 回路88aの構成を代表的に示す。すなわち、この図4 7に示す選択回路888が、リフレッシュアドレス信号

【0229】図47において、選択回路88aは、保持 ブロックサイズ設定回路86からの保持ブロック特定ビ ットBZ<j>を反転するインバータ90と、保持プロ ック特定ビットBZ<j>およびインパータ90の出力 信号に従って、リフレッシュアドレスカウンタからのカ ウントアドレスピットCNAD<j>を通過させるCM OSトランスミッションゲート91と、保持ブロックサ イズ特定ピットBZ<j>とインバータ90の出力信号 に従って保持ブロックアドレスレジスタ87からの保持 ブロック特定アドレスピットBAAD<j>を通過させ るCMOSトランスミッションゲート92を含む。CM OSトランスミッションゲート91および92は相補的 に導通し、導通状態のCMOSトランスミッションゲー トから、リフレッシュアドレスピットRFAD<j>が 出力される。

【0230】ブロックサイズ特定ピットBZ<j>が "1" (Hレベル) に設定された場合、対応のリフレッ シュアドレスピットRFAD<j>は、セルフリフレッ シュモード時、保持ブロックアドレスピットで固定され る。この状態においては、CMOSトランスミッション ゲート92がオン状態となり、保持ブロックアドレスレ ジスタからの保持プロックアドレスピットBAAD<j >がリフレッシュアドレスピットRFAD<j>として 出力される。

【0231】一方、ブロックサイズ特定ピットBZ<j >が"0"のときは、対応のリフレッシュアドレスピッ トRFAD<j>が、リフレッシュアドレスカウンタか **らのリフレッシュカウントアドレスピットCNADくj** >に従って変化することを示す。したがって、この状態

オン状態となり、リフレッシュアドレスカウンタからの カウントアドレスピットCNAD<j>がリフレッシュ アドレスピットRFAD<j>として出力される。これ により、リフレッシュ領域を設定することができる。 【0232】なお、ブロックサイズが設定された場合、 この保持ブロックサイズ特定信号BZをデコード回路8 9 (図42参照) でデコードすることにより、リフレッ シュ領域のサイズを識別することができ、このリフレッ シュ領域のサイズに応じて図42に示すタイマ85のリ フレッシュインタバル期間が設定される。

【0233】なお、この実施の形態6において、各レジ スタ回路はセルフリフレッシュモード時データを保持す る必要があり、先の実施の形態5と同様、キャパシタに 記憶データを保持し、所定間隔でリフレッシュが行なわ れる構成が用いられてもよい。

【0234】また、とのリフレッシュ領域を設定する構 成は、階層電源構成または電源制御と独立に、利用され てもよい。

【0235】以上のように、この発明の実施の形態6に 従えば、セルフリフレッシュモード時、リフレッシュ領 20 域を設定しそのリフレッシュ領域のみリフレッシュを行 なうように構成しているため、リフレッシュインタバル を長くすることができ、セルフリフレッシュモード時の 平均消費電流を低減することができる。

【0236】[実施の形態7]図48は、この発明の実 施の形態7におけるDRAMセルアレイ13の構成を概 略的に示す図である。図48において、DRAMセルア レイ13は、Xアドレス1-8Kを有する。CのDRA Mセルアレイ13のXアドレスXbにおいて、リフレッ シュ欠陥ワード線DRWLが存在する。このリフレッシ ュ欠陥ワード線DRWLは、そとに接続されるメモリセ ルのデータ保持特性が他のワード線に接続されるメモリ セルよりも劣る。しかしながら、このリフレッシュ欠陥 ワード線DRWLは、たとえば他の正常なワード線のリ フレッシュサイクルよりもたとえば1/2の短い期間 (たとえば64ms)でリフレッシュすると記憶データ が保持される。そとでとのリフレッシュ欠陥ワード線D RWLについては、リフレッシュ間隔を、他の正常ワー ド線のリフレッシュ間隔よりも短くする。

【0237】すなわち、図49に示すように、リフレッ 40 シュ動作時、リフレッシュアドレスがXb+4Kを指定 したとき、同時にこのアドレスXbの行をもリフレッシ ュする。これにより、8 K リフレッシュサイクルにおい て、アドレスXbは、2回リフレッシュされることにな り、メモリセルデータを確実に保持することができる。 なお、リフレッシュ欠陥ワード線は、ウェハ工程の最終 のテストでのディスタープテストなどの電荷保持特性テ ストにより検出される。

【0238】図50は、この発明の実施の形態7におけ るSR制御回路20のアドレス発生部の構成を概略的に 50 が設けられている場合、複数のワード線を同時に選択し

示す図である。図50において、SR制御回路20は、 カウンタアドレスCNADを発生するリフレッシュアド レスカウンタ20bと、リフレッシュ欠陥ワード線のア ドレスに4Kを加えたアドレスを記憶するリフレッシュ 不良アドレスプログラム回路95と、リフレッシュアド レスカウンタ20bからのカウントアドレスCNADと リフレッシュ不良アドレスプログラム回路95のプログ ラムアドレスの一致を検出する一致検出回路96と、一 致検出回路96からの一致検出信号 φCI に従ってリフ 10 レッシュアドレスカウンタ20bからのカウントアドレ スCNADの最上位ビットを両選択状態(縮退状態)に してリフレッシュ行アドレスRFADを出力するアドレ ス変換回路97を含む。

【0239】リフレッシュ不良アドレスプログラム回路 95は、たとえばヒューズ素子を含み、リフレッシュ欠 陥ワード線を示すアドレスXbに4Kを加えたアドレス をヒューズプログラムにより記憶する。DRAMセルア レイが図48に示すようにXアドレスが1-8Kであ り、リフレッシュ領域全体のXアドレスの範囲の1/2 の値を、リフレッシュ欠陥ワード線のアドレスに加え

【0240】図51は、図50に示すアドレス変換回路・ 97の構成を概略的に示す図である。図51において、 アドレス変換回路97は、カウンタアドレスCNADの 最上位ビットCNAD<13>を反転するインバータ9 7aと、一致検出回路96からの一致検出信号φCIと インバータ97aの出力信号を受けてリフレッシュ行ア ドレスピットXA13を生成するOR回路97bと、一 致検出信号のCIと最上位カウンタアドレスピットCN AD<13>を受けてリフレッシュ行アドレスピット/ XA13を生成するOR回路97cと、下位のカウント アドレスピットCNAD<j>を反転するインバータ9

【0241】DRAMセルアレイに設けられたロウデコ ーダへは、相補アドレス信号ピットが与えられる。一致 アドレス信号ピットXA13および/XA13はともに "1"の両選択状態(縮退状態)となる。残りの下位ア ウントアドレスCNAD<j>およびその反転信号であ る。したがって、図52に示すように、DRAMセルア レイ13が、最上位ピットXA<13>により、2つの 大ブロックに分割される場合、図51に示すアドレスビ ットXA13および/XA13がともに"1"となる と、この2つの大ブロックが同時に選択され、アドレス XbおよびXb+4Kのワード線が同時に選択される (図43参照)。

【0242】DRAMセルアレイ13が、複数の行ブロ ックに分割され、各行ブロックごとにセンスアンプ回路

ても、確実にメモリセルデータのリフレッシュを行なう ことができる。

【0243】なお、上述の構成においては、Xアドレス の最大値が8Kであるとしている。しかしながら、との DRAMセルアレイ13のXアドレスの最大値がM・K の場合、図50に示すリフレッシュ不良アドレスプログ ラム回路95には、アドレスXb+M・K/2がプログ ラムされる。

【0244】また、リフレッシュ欠陥ワード線が複数本 存在する場合、リフレッシュ不良アドレスプログラム回 10 路95を複数個設けることにより、各リフレッシュ欠陥 ワード線を救済することができる。

【0245】リフレッシュ不良アドレスプログラム回路 95に、リフレッシュ不良アドレス(リフレッシュ欠陥) ワード線アドレス)の第2上位ピットXb<12>の反 転値をプログラムし、一致検出回路96において、下位 12ピットのアドレスの一致を検出する場合、アドレス Xb+2K, Xb+4K, Xb+6Kが選択されたと き、またリフレッシュ不良アドレスXbも選択される。 すなわち、アドレスプログラムのためのアドレスの加算 20 時においては、モジュール8Kの加算が実行される。た とえば、Xb+6K>8Kのとき、アドレスXb-2K が指定される。したがって、この場合、リフレッシュ欠 陥ワード線のリフレッシュインタバルをより短くすると とができる。

【0246】以上のように、この発明の実施の形態7に 従えば、リフレッシュ欠陥ワード線のリフレッシュイン タバルを短くするようにしているため、リフレッシュ欠 陥ワード線を救済することができ、歩留りが改善され る。また、リフレッシュ欠陥ワード線に合せてリフレッ シュインタバルを決定する必要がなく、リフレッシュイ ンタバルを正常ワード線に合せて設定することができ、 単位時間あたりのリフレッシュ動作回数をできるだけ少 なくすることができ、消費電流が低減される。

【0247】[実施の形態8]図53(A)は、との発 明の実施の形態8におけるDRAMセルアレイ13の構 成を概略的に示す図である。図53(A)において、D RAMセルアレイ13は、セルフリフレッシュモード時 にリフレッシュが実行されるリフレッシュ領域RFRG と、このリフレッシュ領域RAFG内に含まれるリフレ 40 ッシュ欠陥ワード線DRWLを有する。DRMセルアレ イ13のXアドレスは、1から8Kであり、リフレッシ ュ領域RFRGのXアドレスは、2K+1から4Kであ り、リフレッシュ欠陥ワード線DRWLは、Xアドレス Xbを有する。

【0248】この図53(A)に示す構成の場合、図5 3 (B) に示すように、セルフリフレッシュモード時、 Xアドレスが2K+1から4Kまで変化する。リフレッ シュアドレスがアドレスXb+1Kを指定するとき、と 欠陥ワード線が選択状態へ駆動される。

【0249】との図53(B)において、リフレッシュ 領域RFRGの記憶容量に応じて、リフレッシュインタ バルが62μs と長くされる。リフレッシュ周期が、1 28mgであり、セルフリフレッシュモード時におい て、リフレッシュ間隔が長くなり、平均消費電流を低減 することができる。また、リフレッシュ不良アドレスX bが、2Kリフレッシュサイクルにおいて2回選択され ており、リフレッシュ欠陥ワード線に接続されるメモリ セルのデータは確実に保持される。すなわち、リフレッ シュ領域RFRGの記憶容量に応じてリフレッシュイン タバルを長くしても、データ保持特性の劣るメモリセル の記憶データをも、確実にリフレッシュして、保持する ととができる。

56

【0250】図54 (A) は、DRAMセルアレイ13 の構成を示す図である。このDRAMセルアレイ13 は、Xアドレス数が2K個の行ブロックに分割される。 1つの行ブロックが、2ビットの上位アドレスXA13 およびXA12により特定される。下位アドレスピット **XA11-XA1がリフレッシュアドレスカウンタから** のカウントアドレスに従って変化する。したがって、ア ドレスピットXA13およびXA12により特定された 行ブロック内においてリフレッシュが実行される。

【0251】図54(B)は、1つの行ブロックRB# を2つのサブ行ブロックRBU#およびRBL#に分割 したときの構成を示す図である。これらのサブ行ブロッ クRBU#およびRBL#は、それぞれ、Xアドレスが 1K個存在する。サブ行ブロックRBU#およびRBL #は、XアドレスピットXA11により特定される。リ フレッシュ欠陥ワード線DRWLに対し、リフレッシュ 不良救済アドレスとして、サブ行ブロックRBU#に含 まれる破線で示すワード線DWLのアドレスをプログラ ムする。これらのワード線DRWLおよびDWLは、単 にアドレスピットXA11の値が異なるだけであり、残 りの下位アドレスピットXA10-XA1は、リフレッ シュアドレスカウンタからのカウントアドレスに従って 変化する。

【0252】したがって、リフレッシュ領域RFRGと して行ブロックRB#の1つが特定されたとき、その行 ブロックの半分の記憶容量のサブ行ブロック単位でアド レスの置換を実行する。すなわち、リフレッシュ領域R FRGのXアドレスの容量がM・Kの場合、不良アドレ スX b の救済アドレス (同時に選択状態へ駆動されると きのアドレス) は、Xb+M・K/2 に設定される。1 つサブ行ブロックRBU#およびRBL#において同時 にワード線が選択されるため、これらのサブ行ブロック RBU#およびRBL#においては、それぞれセンスア ンプ回路が互いに独立に駆動される必要がある。したが って、リフレッシュ領域RFRGの最小単位は、センス のとき同時にXアドレスXbも指定され、リフレッシュ 50 アンプ回路を共有しない2つのセンスアンプブロック

(センスアンプ回路とメモリセル行とから構成されるブロック)となる。

【0253】この図54(A)および(B)から明らかなように、リフレッシュ領域RFRGが特定されかつリフレッシュ欠陥ワード線DRWLがこのリフレッシュ領域RFRGに含まれるとき、リフレッシュ領域特定アドレスの次のアドレスピットすなわち、リフレッシュアドレスカウンタの出力カウント値に従って変化するアドレスピットのうちの最上位アドレスピットの値を反転させることにより、リフレッシュ不良アドレスをプログラム 10 することができる。

【0254】図55は、この発明の実施の形態8に従う 半導体装置のSR制御回路20のリフレッシュアドレス 発生部の構成を概略的に示す図である。 図55におい て、SR制御回路20は、カウンタアドレスCNADを 出力するリフレッシュアドレスカウンタ20bと、リフ レッシュ領域のサイズを設定する保持ブロックサイズ設 定回路86と、リフレッシュ領域を特定する情報を格納 する保持ブロックアドレスレジスタ87と、保持ブロッ クサイズ設定回路86からの保持ブロックサイズ特定信 20 号BZに従って、リフレッシュアドレスカウンタ20b からのカウンタアドレスCNADおよび保持ブロックア ドレスレジスタ87からの保持ブロックアドレスBAA Dを合成して合成アドレス信号RFADFを生成するア ドレス変換回路88と、リフレッシュ欠陥ワード線を特 定するXアドレスを格納するリフレッシュ不良アドレス プログラム回路100と、このリフレッシュ不良アドレ スプログラム回路100からのリフレッシュ不良アドレ スを、保持ブロックサイズ設定回路86からの保持ブロ ックサイズ特定信号BZに従ってシフトするアドレスシ フト回路101と、アドレス変換回路88からのアドレ ス信号RFADFとアドレスシフト回路101からのシ フトリフレッシュ不良アドレスの一致を検出する一致検 出回路102と、一致検出回路102からの一致検出信 号

の

日

に

従ってアドレス

変換回路

8 8 からのアドレス RFADFを調整して、アドレス変換回路88からのア ドレスRFADFが指定するXアドレスおよびリフレッ シュ不良アドレスXbをともに選択状態に設定するリフ レッシュ行アドレスRFADを発生するアドレス発生回 路103を含む。

【0255】リフレッシュタイマは示していないが、図42に示す構成と同様、保持ブロックサイズに応じてリフレッシュインタバルが調整される。

【0256】保持ブロックサイズ設定回路86、保持ブロックアドレスレジスタ87、およびリフレッシュアドレスカウンタ20bは、図42に示す構成と同じであり、アドレス変換回路88は、図47に示す構成と同じ構成を備える。リフレッシュ領域が、保持ブロックアドレスレジスタ87からのアドレスBAADにより特定され、このリフレッシュ領域内のXアドレスがリフレッシ 50

ュアドレスカウンタ20bからのリフレッシュカウンタアドレスCNADにより特定される。リフレッシュ不良アドレスプログラム回路100は、このリフレッシュ欠陥ワード線を示すリフレッシュ不良アドレスXbを、たとえばヒューズ素子のプログラムにより記憶する。

【0257】アドレスシフト回路101は、保持ブロックサイズ設定回路86からの保持ブロックサイズ特定信号BZに従って、セルフリフレッシュモード時変化するXアドレスビットの最上位のビット値を反転して、リフレッシュ不良アドレスのシフトを実現する。このアドレスシフト動作においては、保持ブロックサイズのXアドレスの容量の1/2のXアドレスの数だけシフトされる

【0258】図56は、図55に示すアドレスシフト回路101の構成を概略的に示す図である。図56において、アドレスシフト回路101は、保持ブロックサイズ設定回路86からの保持ブロックサイズ特定信号BZの0/1変化点を検出する変化点検出回路101aと、変化点検出回路101aからの変化点検出信号PBに従って、リフレッシュ不良アドレスXbの、この変化点に対応するアドレスピット値を反転してシフトアドレスSFAD(=Xb+M・K/2)を出力するアドレス変換回路101bを含む。

【0259】保持ブロックサイズ特定信号BZにおいては、ブロック特定信号により設定される領域が、ビット値が"1"となり、リフレッシュアドレスカウンタの出力カウントアドレスCMADに従って変化する領域は、ビット値は"0"である。との0/1の変化点を検出することにより、セルフリフレッシュモード時に変化するアドレスビットの最上位ビットを検出することができる。アドレス変換回路101bは、この変化点検出信号PBに従ってリフレッシュ不良アドレスXbの対応の桁のビット値を反転する。ビット値の反転により、リフレッシュ領域(保持ブロック)のXアドレスのサイズの1/2のXアドレスのシフトが実現される(図54(A)および(B)参照)。

【0260】図57は、図56に示す変化点検出回路101aの構成の一例を示す図である。図57において、変化点検出回路101aは、隣接する2ビットの保持ブロックサイズ特定信号BZ<k+1>およびBZ<k>に対応して設けられ、変化点検出ビットPB<k>を出力するEXOR回路(不一致検出回路)101aaを含む。ことで、k=12~1である。最上位ビットの変化点検出信号PB<13>は"0"に固定される。

【0261】たとえば、図57に示す変化点検出回路101aの構成において、ビットBZ<13>およびBZ<12>がともに"1"であり、残りのビットBZ<11:1>がすべて"0"のときには、変化点検出ビットPB<11>が"1"となり、残りのビットはすべて"0"となる。Xアドレスが13ビットアドレスの場

合、この上位2ピットは、保持ブロックアドレスレジス タ87からのアドレスにより固定的に設定される。残り のアドレスピットがリフレッシュアドレスカウンタのカ ウンタアドレスに従って変化する。したがって、この変 化点検出信号ピットPB<11>に従ってアドレス変換 回路101bにおいて、対応のビット値を反転すること により、アドレスシフトを実現することができる。

【0262】図58は、図56に示すアドレス変換回路 101bの構成の一例を示す図である。とのアドレス変 換回路101bは、各シフトアドレスピットに対応して 10 同一構成の選択回路を有しており、図58においては、 1ピットのシフトアドレスSFAD<j>に対する選択 回路の構成を代表的に示す。

【0263】図58において、アドレス変換回路101 bに含まれる選択回路は、リフレッシュ不良アドレスビ ットXbくj>を反転するインバータ101baと、変 化点検出ビットPB< j > を反転するインバータ 1 0 1 bbと、変化点検出ビットPB<j>およびインバータ 101bbの出力信号に従ってインパータ101baの 出力信号を通過させるCMOSトランスミッションゲー 20 ト101bcと、変化点検出ビットPB<j>とインバ ータ101bbの出力信号に従ってリフレッシュ不良ア ドレスピットXbくj>を通過させるCMOSトランス ミッションゲート10bdを含む。CMOSトランスミ ッションゲート101bcおよび101bdは互いに相 補的にオン状態となり、シフトリフレッシュアドレスビ ットSFAD<j>を生成する。

【0264】変化点検出ピットPB<j>が"1"のと きには、CMOSトランスミッションゲート101bc がオン状態となり、リフレッシュ不良アドレスピットX 30 b<j>の反転値がシフトアドレスピットSFAD<j >として出力される。一方、変化点検出ビットPB< j >が"O"のときには、CMOSトランスミッションゲ ート101bdがオン状態となり、リフレッシュ不良ア ドレスピットXb<j>がシフトアドレスピットSFA D<j>として出力される。このリフレッシュ不良アド レスピットXb<j>のピット値を反転することによ り、リフレッシュ欠陥ワード線のアドレスXbを2jシ フトさせることができる。

【0265】図59は、図55に示すアドレス発生回路 103の構成を概略的に示す図である。このアドレス発 生回路103は、各リフレッシュアドレスピットに対応 して同一構成のアドレス変換回路を含むため、図59に おいては、1ビットのリフレッシュアドレスRFAD< j>に対する構成を代表的に示す。

【0266】図59において、アドレス発生回路103 は、図55に示す一致検出回路102からの一致検出信 号 φ C I と 図 5 6 に 示す変化点検出回路 1 0 1 a からの 変化点検出ビットPB<j>を受けるAND回路103 aと、図55に示すアドレス変換回路88からの変換ア 50 ジック回路とダイナミック・ランダム・アクセス・メモ

ドレスピットRFADF<j>を反転するインパータ1 03bと、AND回路103aの出力信号とインバータ 103bの出力信号を受けて補のアドレスピット/RF ADj(/Xj)を出力するOR回路103cと、AN D回路103aの出力信号と変換アドレスピットRFA DF<j>を受けてリフレッシュアドレスピットRFA Dj (Xj)を出力するOR回路103dを含む。これ らの相補アドレスピットRFADjおよび/RFADj がDRAMセルアレイのロウデコーダへ与えられる。

【0267】一致検出信号のCIがLレベルのときに は、AND回路103aの出力信号はLレベルであり、 OR回路103cおよび103dは、変換アドレスピッ トRFADF<j>に従って相補アドレスピット/RF ADjおよびRFADjを生成する。したがって、との 状態においては、図55に示すアドレス変換回路88か らの変換リフレッシュアドレスRFADFに従ってXア ドレスが指定され、リフレッシュが実行される。

【0268】一致検出信号

CIがHレベルのときに は、2つの状態が存在する。変化点検出ビットPB<j >がLレベルのときには、AND回路103aの出力信 号はLレベルであり、したがって、変換アドレスピット RFADF<j>に従って相補アドレスピット/RFA DjおよびRFADjが生成される。一方、変化点検出 ビットPB<j>がHレベル("1")のときには、O R回路103cおよび103dからのアドレスピット/ RFADjおよびRFADjがともにHレベルとなり、 このアドレスビットがいわゆる「両選択状態」に設定さ れる。したがって、このアドレスピットRFAD<j> が縮退状態となり、リフレッシュ不良アドレスとこのリ フレッシュ不良アドレスをシフトしたリフレッシュアド レスが指定するワード線が選択状態へ駆動される。これ により、リフレッシュ領域内において、リフレッシュ欠 陥ワード線が存在する場合、このリフレッシュ欠陥ワー ド線のリフレッシュインタバルを他の正常ワード線より も短くすることができ、実施の形態7と同様安定にメモ リセルの記憶データを保持することができる。

【0269】なお、この実施の形態8の構成において も、レジスタ回路が、先の実施の形態5におけるように キャパシタを備え、セルフリフレッシュモード時に、電 源の遮断およびキャパシタの記憶データのリフレッシュ が実行されるように構成されてもよい。

【0270】本実施の形態8に従えば、実施の形態6お よび7と同様の効果が得られる。

[他の適用例] 上述の説明においては、半導体装置は、 ダイナミック型半導体記憶装置とロジック回路とが同一 半導体チップ上に集積化されている。しかしながら、と の実施の形態1から8の構成は、ダイナミック型半導体 記憶装置に対し単独で適用することができる。

【0271】また、この実施の形態6-8の構成は、ロ

リが同一半導体チップに形成される半導体装置に限定さ れず、また電源電圧の制御と独立に、セルフリフレッシ ュモードを有する半導体記憶装置に対して適用可能であ る。

【0272】また、実施の形態6から8において、DR AMセルアレイのXアドレスの数は、8Kに限定されな , ij

[0273]

【発明の効果】以上のように、この発明に従えば、セル フリフレッシュモード (スリープモード) 時における消 10 費電流をその通常モード時のアクセス動作に悪影響を及 ぼすことなく大幅に低減することができる。

【0274】すなわち、請求項1に係る発明に従えば、 スリープモードおよびパワーダウンモードなどの低消費 電流モード時、リフレッシュ動作を行なうリフレッシュ 系回路と、それ以外の周辺回路とに対し通常動作モード 時には、電源線を同じ電源供給状態に設定し、かつ低消 費電流モード時には、互いに異なる電源供給状態に設定 しているため、低消費電流モード時、リフレッシュ系回 路にのみ動作電源電圧を供給することができ、低消費電 20 流モード時の消費電流を低減することができる。また、 通常動作モード時には、動作電源電圧をともに周辺回路 およびリフレッシュ系回路に供給しているため、通常動 作モードのスタンバイサイクルからアクセスサイクルへ の移行時動作電源電圧の変動がアクセス時間に影響を及 ぼすのを防止することができ、通常動作モード時の高速 アクセスを保証することができる。

【0275】請求項2に係る発明に従えば、リフレッシ ュ系回路および周辺回路に対する電源回路の可変インビ ーダンス手段をMOSトランジスタで構成し、低消費電 30 流モード時、このリフレッシュ系回路に対するMOSト ランジスタをオン状態、周辺回路に対するMOSトラン ジスタをオフ状態に設定しているため、周辺回路におけ る低消費電流モード時の消費電流を抑制することができ

【0276】請求項3に係る発明に従えば、周辺回路用 電源回路のMOSトランジスタのしきい値電圧の絶対値 を、この周辺回路のMOSトランジスタのそれよりも大 きくし、低消費電流モード時との周辺回路用電源回路の MOSトランジスタをオフ状態に設定しており、確実 40 に、低消費電流モード時のリーク電流を抑制して、消費 電流を低減することができる。

【0277】請求項4に係る発明に従えば、周辺回路用 電源回路のMOSトランジスタを周辺回路用MOSトラ ンジスタと同一しきい値電圧を有するように構成し、と の周辺回路用電源回路のMOSトランジスタのオフ状態 時のリーク電流が、周辺回路の総リーク電流量よりも小 さくなるようにサイズを調整しており、低消費電流モー ド時、周辺回路用電源回路のMOSトランジスタをオフ

回路のMOSトランジスタのオフリーク電流で決定さ れ、消費電流をより低減することができる。

【0278】また、周辺回路用電源回路のMOSトラン ジスタおよび周辺回路のMOSトランジスタが同一しき い値電圧を有しており、サイズが異なるだけであり、同 一製造工程でとれらのMOSトランジスタを形成すると とができる。

【0279】請求項5に係る発明に従えば、周辺回路用 電源回路のリークカットMOSトランジスタを、周辺回 路のMOSトランジスタのオフ状態よりもより深いオフ 状態に設定するように構成しており、この電源回路のリ ークカットMOSトランジスタのオフリーク電流を低減 でき、低消費電流モード時の消費電流を低減することが できる。

【0280】請求項6に係る発明に従えば、この請求項 5のリークカットMOSトランジスタのゲートへ、電源 供給ノードの電圧よりも絶対値の大きな電圧を低消費電 流モード時印加するように構成しており、確実に、より 深いオフ状態に容易に設定することができる。

【0281】請求項7に係る発明に従えば、請求項5の リークカットMOSトランジスタのバックゲート電圧を 低消費電流モード時通常動作モード時によりもその絶対 値を大きくしており、確実にそのしきい値電圧の絶対値 をリークカットMOSトランジスタにおいて大きくで き、低しきい値電圧MOSトランジスタをリークカット MOSトランジスタとして用いても、その実効的なしき。 い値電圧の絶対値の増大により、確実にオフリーク電流 を防止することができる。

【0282】請求項8に係る発明に従えば、リフレッシ ュ系回路へは、外部からの電源電圧を直接供給し、一 方、周辺系回路へは、リークカットMOSトランジスタ を介して動作電源電圧を供給し、低消費電流モード時、 このリークカットMOSトランジスタをオフ状態に設定 しているため、容易に、低消費電流モード時の消費電流 を低減することができる。また、リフレッシュ系回路へ は、直接外部からの電源電圧が供給され、回路構成が簡 略化される。

【0283】請求項9に係る発明に従えば、周辺系回路 の電源回路が、基準電圧との比較に基づいて内部電源電 圧を生成する内部電源回路で構成され、この低消費電流 モード時には、基準電圧を外部電源電圧と異なる極性の 電圧レベルに設定しており、内部電源回路を有する場合 においても、低消費電流モード時、消費電流を低減する ことができる。

【0284】請求項10に係る発明に従えば、リフレッ シュ系回路が形成される基板領域の電位の絶対値を低消 費電流モード時通常動作モード時のそれよりも大きくし ており、低消費電流モード時において、リフレッシュ系 回路のMOSトランジスタのしきい値電圧の絶対値を大 状態とすることにより、周辺回路部のリーク電流が電源 50 きくでき、オフリーク電流を低減できる。

【0285】請求項11に係る発明に従えば、ロジック 回路が形成される基板領域の電位を低消費電流モード時 通常動作モード時のそれよりも絶対値を大きくしてお り、ロジック回路が形成される場合においても、そのウ ェル電位の絶対値を大きくすることにより、確実に、オ フリーク電流を低減することができる。

63

【0286】請求項12に係る発明に従えば、ロジック 回路へは、低消費電流モード時、動作電源電圧の供給を 停止するように構成しているため、容易に、このロジッ ク回路部の消費電流を低消費電流モード時抑制すること 10 ことができる。 ができる。

【0287】請求項13に係る発明に従えば、請求項1 0の周辺回路系電源回路は、低消費電流モード時、との 周辺回路への動作電源電圧供給を停止するように電源回 路インピーダンスを大きくするように構成しており、低 消費電流モード時、容易にかつ確実に消費電流を抑制す るととができる。

【0288】請求項14に係る発明に従えば、レジスタ 回路の記憶データをレジスタキャパシタに退避させ、低 消費電流モード時、とのレジスタキャパシタの記憶情報 20 を所定の周期でリフレッシュするように構成されてお り、レジスタ回路の電源遮断時においても、正確にレジ スタ回路の記憶情報を保持することができ、消費電流を 低減することができる。

【0289】請求項15に係る発明に従えば、請求項1 4の発明において、低消費電流モード時、レジスタ回路 へ電源ノードから電源電圧を供給しかつレジスタ回路と レジスタキャパシタとを結合しており、容易に、レジス タキャパシタの記憶情報のリフレッシュを行なうことが できる。

【0290】請求項16に係る発明に従えば、レジスタ 回路とレジスタキャパシタとの結合をリフレッシュサイ クル周期で実行しており、リフレッシュ制御回路からの リフレッシュ活性化信号に従ってレジスタキャパシタの 記憶情報をリフレッシュでき、制御が容易となり、余分 にレジスタキャバシタのデータリフレッシュ用の制御回 路を設ける必要がなく、回路占有面積が低減される。

【0291】請求項17に係る発明に従えば、リフレッ シュ期間中レジスタ回路へ電源電圧を供給しており、そ の間レジスタ回路とレジスタキャパシタとが結合されて 40 おり、正確にレジスタキャパシタの記憶情報をリフレッ シュするととができる。

【0292】請求項18に係る発明に従えば、レジスタ キャパシタをメモリセルキャパシタと材料または膜厚が 同じ絶縁膜および電極層を用いて形成しており、メモリ セルキャパシタとレジスタキャパシタとを同一製造工程 で形成することができ、またレジスタキャパシタを面積 利用効率の高いキャパシタにより実現することができ る。

【0293】請求項19に係る発明に従えば、メモリセ 50

ルアレイの所定の領域のみリフレッシュモード時リフレ ッシュするように構成しており、不必要な領域のリフレ ッシュを行なう必要がなく、応じてリフレッシュインタ バルを長くでき、リフレッシュモード時の平均消費電流 を低減することができる。

【0294】請求項20に係る発明に従えば、とのメモ リセルアレイの特定のアドレスのリフレッシュ回数を他 のアドレスのリフレッシュ回数よりも多くしており、確 実に、特定アドレスの記憶情報のリフレッシュを行なう

【0295】請求項21に係る発明に従えば、この特定 アドレスのリフレッシュインタバルを他のアドレスのリ フレッシュインタバルより短くしているだけであり、容 易に特定アドレスのリフレッシュ回数を他のアドレスの リフレッシュ回数よりも多くすることができる。

【0296】請求項22に係る発明に従えば、特定アド レスと所定の関係のアドレスが指定されたとき、その所 定の関係のアドレスとともに特定アドレスをも同時に選 択状態へ駆動しており、容易に特定アドレスのリフレッ シュ回数を他のアドレスのリフレッシュ回数よりも多く するととができる。

【0297】請求項23に係る発明に従えば、請求項1 9の装置がさらに、リフレッシュ領域指定アドレスに従 ってリフレッシュタイマのリフレッシュ要求を発生する 周期を調整しており、リフレッシュされる領域のサイズ に応じてリフレッシュインタバルを最適値に設定すると とができ、このリフレッシュインタバルをメモリセルア レイ全体をリフレッシュするときよりも長くでき、リフ レッシュモード時の平均消費電流を低減することができ

【0298】請求項24に係る発明に従えば、請求項1 0の装置において、リフレッシュ系回路の動作タイミン グをリフレッシュモード時と通常動作モード時とで異なべ らせており、容易にMOSトランジスタの動作パラメー タが変動した場合においても、正確にメモリセルデータ のリフレッシュを行なうことができる。

【0299】請求項25に係る発明に従えば、請求項2 4の装置において、センスアンプ回路の活性化タイミン グをリフレッシュモード時遅らせているため、MOSト ランジスタの動作パラメータが変動する場合において も、正確にメモリセルデータのリフレッシュを行なうと とができる。

【図面の簡単な説明】

【図1】 この発明に従う半導体装置の全体の構成を概 略的に示す図である。

【図2】 との発明の実施の形態1に従う半導体装置の 構成を概略的に示す図である。

図2に示すコラム系/周辺制御回路用電源回 【図3】 路の構成を概略的に示す図である。

【図4】 図3に示す電源回路の動作を示す信号波形図

である。

- 【図5】 図2に示すロジック回路用電源回路の構成を 概略的に示す図である。
- 【図6】 図5 に示す電源回路の動作を示す信号波形図である。
- 【図7】 図2に示すロジック回路の電源回路の他の構成を概略的に示す図である。
- 【図8】 この発明の実施の形態1の周辺回路用電源回路の変更例1の構成を示す図である。
- 【図9】 との発明の実施の形態1のロジック回路用電 10 源回路の変更例1の構成を概略的に示す図である。
- 【図10】 この発明の実施の形態1の周辺回路用電源回路の変更例2の構成を示す図である。
- 【図11】 図10に示す電源回路に対する電源制御回路の構成を概略的に示す図である。
- 【図12】 図11に示す電源制御回路の動作を示す信号波形図である。
- 【図13】 本発明の実施の形態1の周辺回路用電源回路の変更例3の構成を示す図である。
- 【図14】 図13に示す電源回路に対する電源制御回 20路の構成を概略的に示す図である。
- 【図15】 図14に示す電源制御回路の動作を示す信号波形図である。
- 【図16】 との発明の実施の形態2に従う半導体装置の全体の構成を概略的に示す図である。
- 【図17】 この発明の実施の形態2における内部電源 線の構成を概略的に示す図である。
- 【図18】 図16に示す半導体装置の電源制御回路の 動作を示す信号波形図である。
- 【図19】 との発明の実施の形態2の変更例1の構成 30を概略的に示す図である。
- 【図20】 図19に示す電源回路の構成を示す図である。
- 【図21】 図20に示す電源回路の動作を示す信号波 形図である。
- 【図22】 図19に示す電源回路に対する電源制御回路の構成の一例を示す図である。
- 【図23】 との発明の実施の形態2の変更例2の構成を概略的に示す図である。
- 【図24】 との発明の実施の形態3の構成を概略的に 40 示す図である。
- 【図25】 図24に示すウェル電位発生回路の構成の 一例を示す図である。
- 【図26】 図24に示すウェル電位発生回路の構成の 一例を示す図である。
- 【図27】 との発明の実施の形態4の構成を概略的に示す図である。
- 【図28】 図27に示すウェル電源回路の構成を概略 的に示す図である。
- 【図29】 図28に示すウェル電源回路の動作を示す 50 【図53】

信号波形図である。

【図30】 図27に示すSR制御回路の構成を概略的 に示す図である。

66

- 【図31】 図27に示すロウ系回路の構成を概略的に示す図である。
- 【図32】 図31に示すロウ系回路の動作を示す信号 波形図である。
- 【図33】 図31に示す可変遅延回路の構成を示す図である。
- 【図34】 との発明の実施の形態5に従う半導体装置 の構成を概略的に示す図である。
 - 【図35】 図34に示す退避キャパシタ付レジスタ回路の構成を概略的に示す図である。
 - 【図36】 図34に示す半導体装置の動作を示す信号 波形図である。
 - 【図37】 との発明の実施の形態5の変更例を示す図である。
- 【図38】 図37に示すキャパシタの構造を概略的に示す図である。
- 20 【図39】 との発明の実施の形態6に従う半導体装置 の構造を概略的に示す図である。
 - 【図40】 この発明の実施の形態6における半導体装置の動作を示すタイミングチャート図である。
 - 【図41】 との発明の実施の形態6における半導体装置の要部の構成を概略的に示す図である。
 - 【図42】 との発明の実施の形態6の変更例を概略的 に示す図である。
 - 【図43】 図42に示す変更例におけるXアドレスの 割当を示す図である。
- 30 【図44】 図42に示すアドレス変換回路の出力およびリフレッシュアドレスの構成を概略的に示す図である。
 - 【図45】 図42に示す保持ブロックサイズデータおよび保持ブロックアドレス設定動作を示すタイミングチャート図である。
 - 【図46】 図42に示すアドレス変換回路の出力アドレスの具体的構成を示す図である。
 - 【図47】 図42に示すアドレス変換回路の構成を示す図である。
- 40 【図48】 との発明の実施の形態7に従う半導体装置 のアレイ構造を概略的に示す図である。
 - 【図49】 図48に示すアレイ構造を有する半導体装置の動作を示すタイミングチャートである。
 - 【図50】 との発明の実施の形態7の半導体装置の要部の構成を概略的に示す図である。
 - 【図51】 図50に示すアドレス変換回路の構成の一例を示す図である。
 - 【図52】 図51に示すアドレス変換回路による変換アドレスの一例を示す図である。
- O 【図53】 (A)はこの発明の実施の形態8に従う半

導体装置のアレイ構造を概略的に示す図である。(B) はこの発明の実施の形態8の半導体装置の動作を示すタイミングチャート図である。

【図54】 (A) および(B) は、アレイブロックと 対応のアドレスピットを示す図である。

【図55】 との発明の実施の形態8の半導体装置の要部の構成を概略的に示す図である。

【図56】 図55に示すアドレスシフト回路の構成を 概略的に示す図である。

【図57】 図56に示す変化点検出回路の構成を概略 10 的に示す図である。

【図58】 図56に示すアドレス変換回路の構成を示す図である。

【図59】 図55に示すアドレス発生回路の構成の一例を示す図である。

【図60】 従来の階層電源回路の構成を示す図である。

【図61】 図60に示す電源回路の動作を示す信号波 形図である。


【図62】 従来の電源回路における電源電圧の変化を 20 示す信号波形図である。

【符号の説明】


10 半導体装置、11 DRAMマクロ、12 ロジック回路、14 DRAM周辺回路、15 コアロジック回路、14a リフレッシュ系回路、14bコラム系/周辺制御回路、20 SR制御回路、21 ロウ系回路、22a-22c 電源回路、25 電源制御回路、PQ1、NQ1、PQa-PQd、NQa-NQd リ*

*ークカット用MOSトランジスタ、31a, 31b 電 源トランジスタ、35 電源制御回路、36 電源回 路、31c 電源トランジスタ、39 比較回路、3 7, 38 MOSトランジスタ、55 ウェル電位制御 回路、51a, 51b ウェル電位発生回路、60 ウ ェル電源回路、21e, 21f 可変遅延回路、20a セルフリフレッシュモード検出回路、20b タイ マ、20c セルフリフレッシュ設定回路、20d ア ドレスカウンタ、62退避キャパシタ付フリップフロッ プ、20da 退避キャパシタ付アドレスカウンタ、6 3 退避キャパシタ付モードレジスタ、C1, C2, C a, Cb レジスタキャパシタ、Cs メモリセルキャ パシタ、70 セルプレート電極層、71 メモリセル キャパシタ絶縁膜、72 ストレージノード電極、73 a, 73b, 75a, 75b キャパシタ電極、74 a. 74b キャパシタ絶縁膜、RFRG リフレッシ ュ領域、80 下限アドレスレジスタ、81 上限アド レスレジスタ、82 リフレッシュアドレスカウンタ、 83 一致検出回路、84プロックサイズ設定回路、8 5 タイマ、86 保持ブロックサイズ設定回路、87 保持ブロックアドレスレジスタ、88 アドレス変換 回路、95 リフレッシュ不良アドレスプログラム回 路、96 一致検出回路、97 アドレス変換回路、1 00 リフレッシュ不良アドレスプログラム回路、10 1 アドレスシフト回路、102 一致検出回路、10 3 アドレス発生回路、101a 変化点検出回路、1 01b アドレス変換回路。


【図1】




[図7]




【図2】












[図13]




【図15】




【図11】





[図14]





【図16】

























【図26】
















【図31】


【図32】




【図34】




【図35】




【図36】



【図37】




【図38】




【図46】



[図39]





【図40】



【図42】









【図43】


	RA13	RA12	RA11
R#O	0	0	0
R#1	0	0	1
R#2	0	1	0
R#3	0	1	1
R#4	1	0	0
R#5	1	0	1 '
R#6	1	1	0
RIF7	1	1	1

[図44]




【図45】






【図55】




【図57】







【図56】




【図58】




【図59】




【図60】



[図61]



【図62】



フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テーマコート'(参考)

H 0 3 K 19/096

H03K 17/687

F

Fターム(参考) 5B024 AA01 BA27 BA29 DA08 DA18

5J055 AX02 AX13 AX28 AX52 BX16

CX1.0 DX1.3 DX1.4 DX22 DX56

EY21 EZ07 EZ10 EZ12 EZ13

EZ20 EZ26 EZ29 EZ31 EZ33

EZ34 EZ50 EZ51 GX01 GX02

GX04

5J056 BB02 BB17 CC00 CC03 CC04

CC05 CC09 CC14 CC17 CC18

CC21 DD13 DD29 EE11